VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
500

VERILOG 全部资料 500 份

Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。

2014-01-21 96 VERILOG

适用于嵌入式系统开发中的通信模块设计，基于Verilog实现通用异步收发器，通过Quartus II工具完成逻辑设计，并在SmartSOPC实验平台上验证RS232接口的硬件功能，支持实时数据传输与调试分析。

2026-01-14 3 VERILOG