虫虫虫开发者社区

上传资源

VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数

3,086

源代码

6,383

VERILOG 热门资料

查看全部 3,086 份 →

这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.

这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.

2015-03-14 162 VERILOG

verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状

verilog编写的状态机检测00100序列. 实现 input:...011000010010000... output:...000000000100100... 并且用测试模块来验证状态是否正确工作

2015-07-14 138 VERILOG

Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

2014-01-15 123 VERILOG

完整的I2C slave model以及spec詳附在內,適合想利用verilog開發此類傳輸的人參考

完整的I2C slave model以及spec詳附在內,適合想利用verilog開發此類傳輸的人參考

2015-06-10 55 VERILOG

verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子

verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子，希望对你用帮助。

2014-01-14 139 VERILOG

ps2 keyboard verilog源代码,支持ascii码.扫描码输出,扩展键输出,按下及释放信息输出

ps2 keyboard verilog源代码,支持ascii码.扫描码输出,扩展键输出,按下及释放信息输出

2016-04-29 160 VERILOG

利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块

利用verilog硬件描述语言编写的8为并行输入的常crc校验模块。hdlc子模块

2016-05-10 33 VERILOG

FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件

FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 ...

2021-10-27 13 VERILOG

VERILOG 源代码

查看全部 6,383 份 →