VERILOG hdl

Visual Elite 0

Summit Design公司基于ESL设计产品的最新Visual Elite图像产品具有Advanced SystemC建模及分析功能。该工具的最新版本包括原始SystemC构造，允许用户在SystemC内建模并验证设计。该工具的HDL版本可帮助门级设计师们学习用Verilog和VHDL设计。最新版本的Visual Elite可帮助硬件设计师们和C/C++编程者迅速使用SystemC语言创建系统。Visual Elite 允许用户熟悉语言后，使用预建图形模块创建系统并自行创建文本模块。该工具的浏览器

标签： Visual Elite

上传时间： 2013-04-24

上传用户：东大小布
HDL Designer Series 2010.2a win320

Mentor Graphics HDL Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。HDL Designer Series可协助工程师迅速输入和分析复杂的ASIC、FPGA和系统单芯片设计，让客户新产品于更短时间内上

标签： Designer 2010.2 Series HDL

上传时间： 2013-08-05

上传用户：hustfanenze
Active HDL 8.4.30

ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式

标签： Active HDL 30

上传时间： 2013-07-14

上传用户：来茴
ModleSim 6.50

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器

标签： ModleSim 6.50

上传时间： 2013-04-24

上传用户：zukfu
Active HDL 8.10

ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式

标签： Active 8.10 HDL

上传时间： 2013-05-29

上传用户：1583060504
介绍配置曼彻斯特编码器译码器的VHDL和Verilog源代码

This application note provides a functional des cription of VHDL and Verilog source code for a

标签： Verilog VHDL 曼彻斯特编码器

上传时间： 2013-07-04

上传用户：李梦晗
周立功Verilog精华

周立功Verilog精华教程，欢迎下载学习用

标签： Verilog

上传时间： 2013-08-04

上传用户：tedo811
VHDL和Verilog转换软件

这是一款相当不错的VHDL和Verilog转换软件，希望对大家有所帮助。

标签： Verilog VHDL 转换软件

上传时间： 2013-05-28

上传用户：www240697738
VHDL和Verilog转换软件3

这是一款相当不错的VHDL和Verilog转换软件。希望对大家有所帮助。

标签： Verilog VHDL 转换软件

上传时间： 2013-06-10

上传用户：aig85
verilog大量源程序

verilog大量源程序，希望对大家有所帮助。。。。。。

标签： verilog 源程序

上传时间： 2013-06-03

上传用户：ztj182002