初学verilog HDL时 找的好资料 大家共享
标签： verilog HDL 家
上传时间： 2015-04-19
上传用户：wfeel
Verilog HDL程序，对硬件开发有兴趣或需要的朋友赶快down下来
标签： Verilog HDL 程序
上传时间： 2014-12-09
上传用户：com1com2
Delphi 代码风格 规范 Coding Standards
标签： Standards Delphi Coding 代码
上传时间： 2015-04-25
上传用户：rocketrevenge
Lattice公司的A Verilog HDL Test Bench Primer应用手册
标签： Lattice Verilog Primer Bench
上传用户：宋桃子
硬件uart源程序verilog HDL，即相关文档
标签： verilog uart HDL 硬件
上传用户：pompey
java语言的一些书写规范，对java感兴趣的值得一看
标签： java 语言
上传时间： 2015-05-01
上传用户：yt1993410
用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码，用于通信中
标签： verilog cpld HDL 曼彻斯特编码
上传时间： 2015-05-02
上传用户：chenbhdt
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
标签： Verilog FIFO HDL 控制器
上传时间： 2014-11-05
上传用户：bjgaofei
D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
标签： Verilog HDL D触发器 时序电路
上传时间： 2014-06-23
上传用户：ywqaxiwang
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
标签： Verilog HDL 全加器 语言
上传用户：zukfu
