VERILOG设计

VERILOG设计技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

资源总数

500

VERILOG设计全部资料 500 份

用verilog设计加法器，经modelsim仿真测试没问题。有问题请反馈。

2017-02-26 3 VERILOG设计

iic设计，使用slave模式，用于发送数据。

2017-04-13 1 VERILOG设计

Verilog黄金参考指南 Verilog基础知识 Verilog练习题

2017-08-16 1 VERILOG设计

乘累加模块的设计，简单便于理解，有助于理解IP核中乘累加的设计

2025-06-15 2 VERILOG设计

人民邮电出版社一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

2013-05-30 38 VERILOG设计

verilog程序设计教程，适合初学者。

2016-09-17 21 VERILOG设计

难得一见的6层电梯控制完整设计，基于VHDL实现。涵盖状态机、时序逻辑与输入输出管理，是数字电路设计的典型范例。

2026-02-13 1 VERILOG设计

verilog电子设计教程， verilog电子设计教程，

2017-02-17 92 VERILOG设计

verilog设计的UART事例，适合于初学者

2016-06-26 174 VERILOG设计

8位RISC_CPU，亲测可在modelsim成功仿真

2016-08-15 3 VERILOG设计