乘累加verilog设计

相 关 资 源

• 上传文件为：常用乘法器verilog设计.rar免费下载

  资源简介：上传文件为：常用乘法器verilog设计.rar

  标签： verilog 乘法器

  上传时间： 2013-12-17

  上传用户：小码农lz

• 伽罗华域GF（q）乘法器verilog设计.rar免费下载

  资源简介：伽罗华域GF（q）乘法器verilog设计.rar

  标签： verilog 乘法器

  上传时间： 2017-09-20

  上传用户：Zxcvbnm

• 一个嵌入式RISC CPU 的verilog 设计源码免费下载

  资源简介：一个嵌入式RISC CPU 的verilog 设计源码，可综合。内含详细的设计文挡。

  标签： verilog RISC CPU 嵌入式

  上传时间： 2015-04-16

  上传用户：tianjinfan

• verilog设计进阶免费下载

  资源简介：verilog设计进阶，提供大量的设计事例供参考学习

  标签： verilog 进阶

  上传时间： 2014-01-26

  上传用户：xjz632

• 用vhdl语言设计CPU中的一部分：乘法器的设计免费下载

  资源简介：用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文

  标签： vhdl CPU 语言 分

  上传时间： 2015-06-11

  上传用户：450976175

• 采用verilog设计免费下载

  资源简介：采用verilog设计，参考了《数字电子技术》教材，刚刚完成，与大家分享！

  标签： verilog

  上传时间： 2013-12-18

  上传用户：silenthink

• ８＊８的乘法器verilog源代码,经过编译仿真的免费下载

  资源简介：８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助

  标签： verilog 乘法器 源代码 仿真

  上传时间： 2014-01-14

  上传用户：txfyddz

• 用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波免费下载

  资源简介：用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即1...

  标签： verilog 2MHz DIN CLK

  上传时间： 2013-12-02

  上传用户：wang0123456789

• 本源码是高速并行乘法器的设计源码免费下载

  资源简介：本源码是高速并行乘法器的设计源码，开发软件为MAX+PLUS.输入为两个带符号的二进制数

  标签： 源码 乘法器 高速并行

  上传时间： 2015-10-18

  上传用户：sunjet

• < 大型RISC处理器设计--用描述语言verilog设计VLSI芯片>>光盘免费下载

  资源简介：< 大型RISC处理器设计--用描述语言verilog设计VLSI芯片>>光盘

  标签： verilog RISC VLSI gt

  上传时间： 2015-11-01

  上传用户：hebmuljb

• 异步FIFO控制器的verilog设计与实现免费下载

  资源简介：异步FIFO控制器的verilog设计与实现

  标签： verilog FIFO 控制器

  上传时间： 2014-01-22

  上传用户：exxxds

• 定点乘法器的设计免费下载

  资源简介：定点乘法器的设计，挺经典的！大家好好琢磨．

  标签： 定点乘法器

  上传时间： 2013-12-22

  上传用户：wab1981

• IDE的verilog设计免费下载

  资源简介：IDE的verilog设计，已经经过验证。

  标签： verilog IDE

  上传时间： 2014-01-23

  上传用户：thesk123

• 16乘16点阵设计点阵源程序及编译, 采用电路最简洁,需要,可以邮件联系免费下载

  资源简介：16乘16点阵设计\点阵源程序及编译, 采用电路最简洁,需要,可以邮件联系

  标签： 点阵设计 点阵 源程序 编译

  上传时间： 2013-12-19

  上传用户：x4587

• verilog设计练习进阶 对初学者来说 是对所学知识不错的检验 让你在思考问题的同时所获更多免费下载

  资源简介：verilog设计练习进阶 对初学者来说 是对所学知识不错的检验 让你在思考问题的同时所获更多

  标签： verilog 进阶 初学者

  上传时间： 2016-01-09

  上传用户：wpwpwlxwlx

• verilog设计练习进阶,针对的读者是 verilog hdl的初学者。免费下载

  资源简介：verilog设计练习进阶,针对的读者是 verilog hdl的初学者。

  标签： verilog hdl 进阶 初学者

  上传时间： 2014-01-24

  上传用户：thinode

• 介绍了几种常用的乘法器的设计免费下载

  资源简介：介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证

  标签： 乘法器

  上传时间： 2013-12-19

  上传用户：pompey

• verilog设计范例免费下载

  资源简介：verilog设计范例，和王金明的verilog书可以配套使用。

  标签： verilog 范例

  上传时间： 2014-02-22

  上传用户：wangzhen1990

• 基于FPGA的多功能数字钟verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成）免费下载

  资源简介：基于FPGA的多功能数字钟verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。

  标签： verilog FPGA 2007 06

  上传时间： 2016-03-10

  上传用户：cc1915

• verilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形免费下载

  资源简介：verilog设计正弦波波形模块,可自己通过参数设置得到所需峰值的波形

  标签： verilog 波形 正弦波 模块

  上传时间： 2014-01-05

  上传用户：zhliu007

• verilog设计锯齿波波形模块,可以仿真编译,综合,非常有价值!免费下载

  资源简介：verilog设计锯齿波波形模块,可以仿真编译,综合,非常有价值!

  标签： verilog 锯齿波 波形 模块

  上传时间： 2016-03-20

  上传用户：洛木卓

• 32位浮点乘法器的设计免费下载

  资源简介：32位浮点乘法器的设计，讲的挺好的，供参考啊

  标签： 浮点 乘法器

  上传时间： 2013-11-28

  上传用户：manking0408

• verilog设计的UART事例免费下载

  资源简介：verilog设计的UART事例，适合于初学者

  标签： verilog UART

  上传时间： 2016-06-26

  上传用户：aeiouetla

• verilog设计实例免费下载

  资源简介：verilog设计实例，非常详细的例子，有交通灯，频率计，数字跑表等等例子

  标签： verilog 设计实例

  上传时间： 2013-12-20

  上传用户：mikesering

• 用verilog设计了一个简洁而实用的I2C总线控制器免费下载

  资源简介：用verilog设计了一个简洁而实用的I2C总线控制器，对大家学习FPGA和I2C总线接口等相关方面的知识有较大的帮助。

  标签： verilog I2C 总线控制器

  上传时间： 2014-10-29

  上传用户：ljmwh2000

• 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件免费下载

  资源简介：移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。

  标签： 乘法器 移位 8位 硬件

  上传时间： 2016-07-27

  上传用户：牛津鞋

• verilog设计的4位频率计免费下载

  资源简介：verilog设计的4位频率计，可以测量方波、三角波、正弦波；测量范围10Hz～10MHz，测量分辨率1Hz，测量误差1 Hz；测量通道灵敏度50mv

  标签： verilog 频率计

  上传时间： 2013-12-30

  上传用户：diets

• dp_xiliux 的 CPLD verilog设计实验,7个LED演示.代码测试通过.免费下载

  资源简介：dp_xiliux 的 CPLD verilog设计实验,7个LED演示.代码测试通过.

  标签： dp_xiliux verilog CPLD LED

  上传时间： 2014-12-20

  上传用户：爺的气质

• dp_xiliux 的 CPLD verilog设计实验,时钟演示.代码测试通过.免费下载

  资源简介：dp_xiliux 的 CPLD verilog设计实验,时钟演示.代码测试通过.

  标签： dp_xiliux verilog CPLD 设计实验

  上传时间： 2016-09-20

  上传用户：zhuyibin

• dp_xiliux 的 CPLD verilog设计实验,流水灯演示.代码测试通过.免费下载

  资源简介：dp_xiliux 的 CPLD verilog设计实验,流水灯演示.代码测试通过.

  标签： dp_xiliux verilog CPLD 设计实验

  上传时间： 2016-09-20

  上传用户：gaojiao1999