基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。
标签： Verilog FPGA 2007 06
上传时间： 2016-03-10
上传用户：cc1915
同步FIFO( Verilog HDL )
标签： Verilog FIFO HDL
上传时间： 2013-12-20
上传用户：源码3
信道估计Verilog编程，本程序开发环境为Xilinx ISE7.1
标签： Verilog 信道估计 编程
上传时间： 2013-12-19
上传用户：sclyutian
自动增益控制Verilog编程，本程序开发环境为xilinx ISE7.1
标签： Verilog 自动增益控制 编程
上传时间： 2014-01-04
上传用户：我们的船长
硬件描述语言verilog HDL语法讲解，附实例，该教程通俗易懂。
标签： verilog HDL 硬件描述语言
上传时间： 2014-12-08
上传用户：yt1993410
verilog原理与应用 作者：Michael D. Ciletti
标签： D. verilog Michael Ciletti
上传时间： 2016-03-14
上传用户：gaome
中文版Verilog HDL 简明教程。HTML格式，简单易懂，对与初学者而言绝对是好用，易用的东东。
标签： Verilog HTML HDL 简明教程
上传时间： 2013-12-22
上传用户：小眼睛LSL
sdram controller.verilog
标签： controller verilog sdram
上传时间： 2016-03-17
上传用户：ls530720646
用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
标签： QuartusII Verilog CPLD 1280
上传时间： 2016-03-18
上传用户：253189838
VHDL/Verilog FSM的优化写法
标签： Verilog VHDL FSM
上传时间： 2014-01-05
上传用户：123456wh
