使用VHDL语言，对Altera公司的DE2开发板进行开发，本例实现了对板上7段数码管的显示，在niosiiIDE上基于硬件实现小灯的循环亮灭
上传时间： 2016-10-24
上传用户：黄华强
CPLD程序，ALTERA公司的EPM7128SLC84-10,PLCC84封装，已经调试过的程序，包含仿真文件，波形文件，VHDL语言程序，电路图以及PCB板和系统原理图，非常有用，尤其是初学EDA和CPLD、FPGA器件的人
上传时间： 2016-10-25
上传用户：youke111
适合新手学习FPGA开发，针对altera公司的产品。
标签： FPGA
上传时间： 2014-01-17
上传用户：sjyy1001
DMA调试经验，NIOS II环境下，适用altera公司芯片
上传时间： 2014-09-02
上传用户：gtf1207
OFDM的fpga实现，用altera的器件！
上传时间： 2014-11-06
上传用户：hgy9473
关于如何在modelsim中进行设置，使它能对Altera芯片的进行功能及时序仿真。
标签： modelsim
上传时间： 2013-12-23
上传用户：冇尾飞铊
标准SRD SDRAM控制器参考设计，altera提供 Verilog代码,带有使用手册，大家试试交流一下
上传时间： 2014-01-04
上传用户：xg262122
QQ2812开发板的CPLD源代码，CPLD芯片为ALTERA公司MAX3000A系列芯片
上传时间： 2016-12-21
上传用户：王者A
设计并调试好一个能产生”梁祝”曲子的音乐发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 根据系统提供的时钟源引入一个12MHZ时钟的基准频率，对其进行各种分频系数的分频，产生符合某一音乐的频率，然后再引入4HZ的时钟为音乐的节拍控制，最后通过扬声器放出来。
上传时间： 2013-12-19
上传用户：阿四AIR
设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 由系统提供的时钟源引入扫描信号，根据VGA彩色显示器的工作原理，设计出各种颜色编码和行场扫描信号。将并口线从计算机并口与CPLD/FPGA适配板连接好，然后将VGA接口与彩色显示器连接好，彩条信号就可以在显示器中产生，通过按键可以改变产生彩条的方式，共六种彩条信号，两种横彩条，两种竖彩条，两种棋盘格。本实验运用层次化设计出VGA彩条信号发生器，由行场信号模块模块和彩条信号发生模块构成，彩条信号发生器的顶层原理图如图10.7 所示.
上传时间： 2016-12-27
上传用户：manking0408
