搜索结果

找到约 4 项符合 TEST_BENCH 的查询结果
相关度 上传时间 下载量 查看数
共 4 条结果

按分类筛选

VHDL/FPGA/Verilog 全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼

全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼
https://www.eeworm.com/dl/663/155253.html
下载: 79
查看: 1339

VHDL/FPGA/Verilog 8篇测试向量(Test_Bench)和波形产生的例子(VHDL语言

8篇测试向量(Test_Bench)和波形产生的例子(VHDL语言，开发环境：FPGA)
https://www.eeworm.com/dl/663/277077.html
下载: 99
查看: 1101

VHDL/Verilog/EDA源码 SDRAM读写控制的实现与Modelsim仿真

软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例用于控制开发板上面的SDRAM完成读写功能； 先向SDRAM里面写数据，然后再将数据读出来做比较，如果不匹配就通过LED变亮显示出来，如果一致，LED就不亮。 2. part1目录是使用Modelsim仿真的工程； 3. part2目录是在开发版上面验证的工程； 2.1. ...
https://www.eeworm.com/dl/504/12618.html
下载: 117
查看: 1106

VHDL/FPGA/Verilog <Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub.

<Floating Point Unit Core> fpupack.vhd pre_norm_addsub.vhd addsub_28.vhd post_norm_addsub.vhd pre_norm_mul.vhd mul_24.vhd vcom serial_mul.vhd post_norm_mul.vhd pre_norm_div.vhd serial_div.vhd post_norm_div.vhd pre_norm_sqrt.vhd sqrt.vhd post_norm_sqrt.vhd comppack.vhd fpu.vhd ***For simulation **** ...
https://www.eeworm.com/dl/663/172732.html
下载: 50
查看: 1108