TESTBENCH
共 183 篇文章
TESTBENCH 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 183 篇文章，持续更新中。
verilog ADPLL file with testbench.v
verilog ADPLL file with testbench.v
这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.
这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.
VIP专区-嵌入式/单片机编程源码精选合集系列（11）
<b>VIP专区-嵌入式/单片机编程源码精选合集系列（11）</b><font color="red">资源包含以下内容：</font><br/>1. 标准PS2键盘驱动程序.<br/>2. ps2鼠标驱动程序.<br/>3. 93c46读写程序.<br/>4. 24c02读写程序.<br/>5. 8254计数器发声程序.<br/>6. DIAL-08.asm for burning 508a c
VIP专区-单片机源代码精选合集系列（66）
<b>eeworm.com VIP专区 单片机源码系列 65</b><br/><font color="red">资源包含以下内容：</font><br/>1. C8051F35X单片机内部Flash存储器的擦写方法.pdf<br/>2. 学51单片机之数码管部分.pdf<br/>3. 单片机在汽车驾驶模拟器中的应用.pdf<br/>4. 学51单片机之C51基础知识.pdf<br/>5. 学51
modelsim使用入门（VHDL)
modelsim使用入门（VHDL)，<span style="line-height:1.5;">modelsim</span><span style="line-height:1.5;font-family:宋体;">仿真</span><span style="line-height:1.5;font-family:'Times New Roman';">testbench FPGA
148个verilog hdl小程序（有很多testbench）——.
148个verilog hdl小程序（有很多testbench）——.
DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。
DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。
it is source code of 32 bit register and testbench for tht register written in verilog.
it is source code of 32 bit register and testbench for tht register written in verilog.
是一个用于soc的32bit risc核
是一个用于soc的32bit risc核，文件包括了核的rtl代码，文档、testbench码。
一个桶形移位寄存器的.v文件
一个桶形移位寄存器的.v文件，含testbench
嵌入式risc处理器源码
嵌入式risc处理器源码，包含设计文档，原理图，testbench，及外围接口，使用verilog实现。
riscMCU的VHDL实现
riscMCU的VHDL实现，内附有modelsim仿真testbench和文档说明
alu,原程序及testbench,供初学者参考
alu,原程序及testbench,供初学者参考
testbench书写规范格式的ppt教程
testbench书写规范格式的ppt教程
vhdl testbench的编写
vhdl testbench的编写，textio的编写是一个难点，也是一个重点，而这是本人搜集的多篇关于textio的文章，同时附有简单注释!
Writing Testbenches classic book in verilog testbench
Writing Testbenches
classic book in verilog testbench
单顶层结构化Testbench设计实例
单顶层结构化Testbench设计实例，适合硬件开发人员作为参考
modelsim工程
modelsim工程，用verilog实现的HDB3编码，以及测试程序testbench
Testbenches have become an integral part of the design process, enabling you to verify that your HDL
Testbenches have become an integral part of the design process, enabling you to verify that your HDL model is sufficiently tested before implementing your design and helping you automate the design ve
Variable Reduction Testbench通过对变量进行相关性分析来实现减少变量的目的。
Variable Reduction Testbench通过对变量进行相关性分析来实现减少变量的目的。