TAP
共 81 篇文章
TAP 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 81 篇文章，持续更新中。
使用TAP的蜂窝型GSM手机短消息服务中心
使用TAP的蜂窝型GSM手机短消息服务中心
Study about modeling a channel using tap delay
Study about modeling a channel using tap delay
JTAG TAP controller verilog source code
JTAG TAP controller verilog source code
phuc tap qua cac ban a
phuc tap qua cac ban a
一个使用tapi实现的自动语音应答的例子
一个使用tapi实现的自动语音应答的例子，在tap2.1，阿尔卡特oxo交换机下运行良好。
AVR JTAG AVR仿真器
AVR JTAG是与Atmel公司的AVR Studio相配合的一套完整的基于JTAG接口的片上调试工具，支持所有AVR的8位RISC指令的带JTAG口的微处理器。JTAG接口是一个4线的符合IEEE 1149.1标准的测试接入端口(TAP)控制器。IEEE的标准提供一种行之有效的电路板连接性测试的标准方法(边界扫描)。 Atmel的AVR器件已经扩展了支持完全编程和片上调试的功能。<BR> A
Algorithms for the estimation of a channel whose impulse response is characterized by a large numbe
Algorithms for the estimation of a channel whose
impulse response is characterized by a large number of zero
tap coefficients are developed and compared.
基于FPGA的DDS IP核设计方案
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Build
This a Bayesian ICA algorithm for the linear instantaneous mixing model with additive Gaussian noise
This a Bayesian ICA algorithm for the linear instantaneous mixing model with additive Gaussian noise [1]. The inference problem is solved by ML-II, i.e. the sources are found by integration over the s
Fir filter with 40tap, 4 order
Fir filter with 40tap, 4 order
单片机应用技术选编10
<P>单片机应用技术选编10 目录 第一章 专题论述<BR>1.1 嵌入式系统的技术发展和我们的机遇(2)<BR>1.2 一种新的电路设计和实现方法——进化硬件(8)<BR>1.3 从8/16位机到32位机的系统设计(13)<BR>1.4 混合SoC设计(18)<BR>1.5 AT24系列存储器数据串并转换接口的IP核设计(23)<BR>1.6 低能耗嵌入式系统的设计(28)<BR>1.7 嵌入式
A case study on D-AMPS 1900 channels. An exact analytical expression for the tracking MSE on two-tap
A case study on D-AMPS 1900 channels. An exact analytical expression for the tracking MSE on two-tap FIR channels is presented and utilized.
CAT5110 CAT5118 CAT5119 CAT512
CAT5110/18/19/23/24/25 linear-taper digitally programmable potentiometers perform the same function as a mechanical potentiometer or a variable resistor. These devices consist of a fixed resistor and
tcp ip协议详解 中文版PDF
<p>
很多不同的厂家生产各种型号的计算机，它们运行完全不同的操作系统，但TCP.IP协议族允许它们互相进行通信。这一点很让人感到吃惊，因为它的作用已远远超出了起初的设想。T C P / I P起源于6 0年代末美国政府资助的一个分组交换网络研究项目，到9 0年代已发展成为计算机之间最常应用的组网形式。它是一个真正的开放系统，因为协议族的定义及其多种实现可以不用花钱或花很少的钱就可以公开地得到。
基于FPGA的DDS IP核设计方案
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Build
使用jtag接口通过网口烧写程序
什么是JTAG <BR><BR>到底什么是JTAG呢？ <BR>JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 <BR>JTA
基于FPGA的MIPS_CPU的设计.rar
本文完成了对MIPS-CPU的指令集确定，流水线与架构设计，代码编写，并且在x86计算机上搭建了称为gccmips_elf的仿真系统，完成了对MIPS-CPU硬件系统的模拟仿真，最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定，完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图；根据MIPS-CPU的
FPGA可配置端口电路的设计.rar
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil
用于画IC版图的skill程序
用于画IC版图的skill程序,skill程序快速定义用MultipartPath画Tap的template
FPGA可配置端口电路的设计
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil