Synthesis
共 117 篇文章
Synthesis 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 117 篇文章，持续更新中。
fft
基于方向图拓展和FFT的阵列快速综合法
简单易懂文字叙述-FFT based on pattern development and an array of rapid synthesis meth
基于ARM和DDS技术的压电陶瓷驱动电源设计
DDS（Direct Digital Synthesis直接数字频率合成技术）是广泛应用的信号生成方法，其优点是易于程控，输出频率分辨率高，同时芯片的集成度高，适合于嵌入式系统设计。针对现有的压电陶瓷电源输出波形频率、相位等不能程控、电路集成度不高、体积和功耗较大等问题，本文以ARM作为控制电路核心，引入DDS技术产生输出的波形信号，并由集成高压运放将波形信号提高至输出级的电压和功率。 在压电陶瓷
Design Compiler Ultra
Design Compiler Ultra™ is the best-in-class, production RTL Synthesis solution enabling<BR>use
DDS原理.rar
直接数字合成（Direct Digital Synthesis、DDS）是一种新的频率合成技术和信号产生的方法。直接数字频率合成器(DDS)具有超高速的频率转换时间，极高的频率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制
基于FPGA的地面综合测试台系统研究.rar
随着现代遥测设备功能日趋复杂化及高可靠性要求，高度自动化的综合测试技术已经成为研制遥测地面检测平台的关键技术之一。 论文以遥测领域中的先进测试技术为研究背景，对新型FPGA器件及其系统设计技术进行了可行性研究与分析，设计了一种基于FPGA的遥测用地面综合测试台系统方案，并完成了工程样机。 地面综合测试台系统主要由计算机控制软件和地面测试台硬件两部分组成。以计算机控制软件操作界面为虚拟面板，完成人机
Verilog HDL Synthesis, A Practical Primer
·Verilog HDL Synthesis, A Practical Primer
(Kluwer) Verilog Quickstart--Practical Guide to Simulation & Synthesis in Verilog (3rd Ed.).pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->(Kluwer) Verilog Quickstart--Practical Guide to Simulation & Synthesis in Verilog (3rd Ed.).pdf
Verilog 语言综合实践入门 Verilog HDL Synthesis A Practical Primer.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog 语言综合实践入门 Verilog HDL Synthesis A Practical Primer.pdf
Advanced ASIC Chip Synthesis Using Synopsys Design Compiler,Physi
·Advanced ASIC Chip Synthesis Using Synopsys Design Compiler,Physical Compiler and Primetime
QUICKLOGIC QUICKWORKS 9.8.4
此最新版本的QuickWorks工具套件可以为PolarPro器件提供一个完整的设计环境，包括综合、仿真、时序和功率分析。同时，QuickWorks 9.8还包括的新的功能有：集成Precision Synthesis 综合工具：VHDL和Verilog综合可对QuickLogic器件进行优化，为RTL和FPGA设计提供内置的电路图观察功能，以使RTL资源的调试更加容易。另外，交互式Precise
QuartusII Subscription Edition 10.1
EDA工具，QuartusII 与 MAX+PlusII 都是Altera专为其产品(hardware device)，所提供的EDA Tool。它可以执行HDL的编辑(Editor and syntax check) -->模拟(Simulator) -->合成(Synthesis) -->FPGA佈局 -->Netlist download to CPLD / FPGA
滤波器综合手册
介绍滤波器设计的经典书籍.Handbook of Filter Synthesis, originally published in 1967 is the classic reference for continuous time filter design. The plots of filter behaviour for different designs, such as ripple
Electronic Design Automation-synthesis,verification and test 电子书PDF下载 971页
<p style="white-space:normal;">
<span style="color:#555666;font-family:-apple-system, "font-size:16px;font-variant-ligatures:common-ligatures;white-space:normal;background-color:#FFFFFF;">Electr
vivado集成开发环境时序约束介绍
<p>本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。</p><p>1 Timing Constraints in Vivado-UCF to xdcVivado软件相比于sE的一大转变就是约束文件，5E软件支持的是UcF（User Constraints file，而 Vivado软件转换到了XDc（Xilinx Design Constraints）。XDC主
电子书-RTL Design Style Guide for Verilog HDL540页
<p>电子书-RTL Design Style Guide for Verilog HDL540页</p><p>A FF having a fixed input value is generated from the description in the upper portion of
Example 2-21. In this case, ’0’ is output when the re
IEEE_Verilog_2001
<p>The Verilog Hardware Description Language (HDL) is defined in this standard. Verilog HDL is a formal notation intended for use in all phases of the creation of electronic systems. Because it is bot
特别好的教程
<p>
特别好的教程特别好的教程
</p>
<p>
Research progress in synthesis and modification of polylactic acid Research progress in synthesis and modification of polylactic acid
</p>
Vivado时序约束
Synopsys' widely-used design constraints format, known as SDC, describes the "design intent" and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating co
锂硫电池隔膜
<p style="margin:0px;">
<b>Lithium–sulfur batteries are a promising energy-storage technology due to their relatively low cost and high theoretical energy density. However, one of their major technic
频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中
频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中，它可以作为干扰信号发生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。直接数字频率合成（DDS——Digital Direct Frequency Synthesis）技术是一种全新的频率合成方法，是频率合成技术的一次革命。本文主要分析了DDS的基本原理及其输出频谱特点，并采用VHDL语言在