虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

SOC估计算法

  • DOA 估计技术在无线通信中起着重要的作用。在这项技术的诸多算法中

    DOA 估计技术在无线通信中起着重要的作用。在这项技术的诸多算法中,music很经典,这里提供一个改进了是算法。

    标签: DOA 无线通信 算法

    上传时间: 2014-01-14

    上传用户:manking0408

  • 基于DD算法的先验信噪比估计的维纳语音降噪完整程序

    基于DD算法的先验信噪比估计的维纳语音降噪完整程序,包括语音分帧,动态信噪比估计,噪声估计更新和帧的重构。很完整。

    标签: 算法 信噪比 程序

    上传时间: 2014-01-21

    上传用户:ommshaggar

  • 这里有三个music算法用于来波方向估计的算法

    这里有三个music算法用于来波方向估计的算法,不同的表述,专门用来做对比用的

    标签: music 算法 方向

    上传时间: 2017-09-27

    上传用户:1159797854

  • 基于推广卡尔曼滤波算法的SOC估算策略

    该文档为基于推广卡尔曼滤波算法的SOC估算策略讲解资料,讲解的还不错,感兴趣的可以下载看看…………………………

    标签: 卡尔曼滤波 soc

    上传时间: 2021-10-29

    上传用户:

  • RBF神经网络参数估计的两种混合优化算法

    该文档为RBF神经网络参数估计的两种混合优化算法简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………

    标签: rbf 神经网络 参数估计

    上传时间: 2021-11-14

    上传用户:默默

  • 基于模糊神经网络转速估计的异步电机矢量控制系统.rar

    本文首先简述了交流调速系统的发展和研究重点,介绍了异步电机调速系统的不同控制策略,详细论述了异步电机矢量控制系统的基本原理:异步电机的数学模型和坐标变换、矢量控制的基本方程式、转子磁链的观测方法、矢量控制的系统结构等,并重点分析了空间矢量脉宽调制(SVPWM)技术的基本原理、控制算法以及在TMS320LF2407中的实现方法。 从工程实际应用出发,本文设计和开发了一套以DSP芯片TMS320LF2407为核心的有速度传感器异步电机矢量控制系统,并给出了硬件和软件的实现方法。该系统的功率电路采用电压型的交-直-交变压变频结构,由整流电路、滤波电路及智能功率模块IPM(PM15RSH120)逆变电路构成;控制电路以DSP芯片TMS320LF2407为核心,加上PWM信号发生电路、定子电流检测电路、直流母线电压检测电路、智能功率模块驱动电路、速度检测电路、系统保护电路等,构成了功能齐全的异步电机全数字化矢量控制系统。 在此基础上,本文对无速度传感器异步电机矢量控制系统进行了有益的探索。提出了改进的电压型转子磁链估算模型,消除了电压型转子磁链估算模型中纯积分环节所固有的漂移问题和积累误差对实际系统性能的影响。在传统型参考自适应系统基础上,将系统中原有的自适应调节机构用一个具有在线学习能力的模糊神经网络取代,提出一种基于模糊神经网络的异步电机转速估计方法,并给出了速度估计器的模糊神经网络结构和学习算法。最后对基于模糊神经网络转速估计的异步电机矢量控制系统进行了仿真,结果表明该系统具有良好的性能。

    标签: 模糊神经网络 异步电机 转速

    上传时间: 2013-07-02

    上传用户:amandacool

  • MP3音频编解码运算中IMDCT算法研究及其FPGA实现.rar

    近年来,随着多媒体技术的迅猛发展,电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多,而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案,在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中,低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点,具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤,因此适于硬件实现,以降低处理器的开销和功耗,来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程,以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法,并在已有算法的基础上进行了改进,减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案,结合算法进行了实现结构的优化,并在EDA环境下具体实现,用硬件描述语言设计、综合、仿真,且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中,在减小硬件资源的同时快速地实现了IMDCT,经验证功能正确。

    标签: IMDCT FPGA MP3

    上传时间: 2013-05-31

    上传用户:Minly

  • 基于H.264编解码的算法优化研究及FPGA的硬件实现.rar

    H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准,在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下,H.264/AVC比H.263和MPEG-4节约了50%的码率。但H.264获得优越性能的代价是计算复杂度的增加,据估计其编码的计算复杂度大约为H.263的3倍,因此很难应用于实时视频处理领域。针对这一现状,业内做了大量的研究工作,力图降低其计算复杂度和提高运行效率。比如在运动估计方面,国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上,分析了H.264帧内编码, 帧间编码及变换,量化技术的原理及特点,提出了一种基于局部边缘方向信息的快速帧内模式判决算法,通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息,累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图,以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度,在并未显著降低编码性能的情况下提升了编码器效率。仿真表明:Foreman 图像序列编码性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究:按顺序对不同类型进行判决,有选择地去比较可能模式,使得在有效减少需判决的模式数量的同时,结合小块模式搜索中途停止准则来确定最优模式。仿真表明:改进算法相对与原来算法能够节省很多的编码时间(平均下降了49.3%),但带来的图像质星的下降(平均下降0.08dB,可以忽略)和码率较少的增加。 同时在整数DCT变换模块中,提出了一种快速蝶形算法,使得对4×4点数据做一次变换,只需通过8×8次加法和2×8次移位运算便可完成,与原来12×8次加法和4×8次移位相比,新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程,并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低,周期短,设计方法灵活等优点,具有广阔的市场应用前景。 仿真表明,通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高,使H.264 Baseline编码器能在PC平台上实现实时编码。

    标签: FPGA 264 编解码

    上传时间: 2013-07-18

    上传用户:zukfu

  • 视频格式转换算法研究及FPGA实现——去隔行、帧频转换、分辨率变换.rar

    在当今的广播系统中,绝大部分的视频信号是隔行采样的。采用这种扫描格式,能够大幅度地减少视频的带宽,但也会引起彩色爬行、画面闪烁、边缘模糊及锯齿等现象。这种缺陷经人尺寸屏幕放大后就更加明显。为改善画面的视觉效果,去隔行技术应运而生。同时,视频信号本身的低帧频也会导致行抖动、线爬行以及大面积闪烁等视觉效果上的缺陷。增加扫描频率会把这些视觉缺陷搬移到人眼不敏感的高频区域上去从而产生较好的主观图象质量。而为了适应不同显示终端以及对图像大小变化的要求就必须对原始信号分辨率即每帧行数和每行像素数进行变换。因此去隔行、帧频转换、分辨率变换成为视频格式转换的基本内容。 FPGA 的出现是VLSI技术和EDA技术发展的结果。FPGA器件集成度高、体积小,具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台,经过设计输入、仿真、测试和校验,直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期,减少资金投入。另外采用FPGA器件可以将原来的电路板级产品集成芯片级产品,从而降低了功耗,提高了可靠性,同时还可以很方便的对设计进行在线修改。 该文在介绍了视频格式转换中的主要算法后,重点对去隔行、帧频转换、分辨率变换的FPGA综合实现方案进行了由简单到复杂的深入研究,分别给出了最简解决方案、基于非线性算法的解决方案和基于运动补偿的解决方案。最简解决方案利用线性算法将去隔行,帧频转换,分辨率变换三项处理同时实现,达到FPGA内部资源和外部RAM耗用量都为最小的要求,是后续复杂方案的基础。其中去隔行采用场合并方式,帧频转换采用帧重复方式,分辨率变换采用均匀插值方式。基于非线性算法的解决方案中加入了对静止区域的判断,静止区域的输出像素值直接选用相应位置的已存输入数据,非静止区域的输出像素值通过对已存输入数据进行非线性运算得出。基于运动补偿的解决方案在对静止区域进行判断和处理的基础上,对欲生成的变频后的场间插值帧进行运动估计,根据运动矢量得出非静止区域的输出像素值。其中为求得输入场间相应时间位置上的插值帧输出数据,该方案采用了自定义的前后向块匹配运动估计方式,通过对三步搜索算法的高效实现,将SAD 值进行比较得出运动矢量。

    标签: FPGA 视频格式转换 算法研究

    上传时间: 2013-07-19

    上传用户:米卡

  • H.264解码算法优化及在ARM上的移植

    在信息化发展的当前,音视频等多媒体作为信息的载体,在社会生活的各个领域,起着越来越重要的作用。数字视频的海量性成为阻碍其应用的的瓶颈之一。在这种情况下,H.264作为新一代的视频压缩标准,以其高性能的压缩效率,成为备受关注的焦点和研究问题。H.264通过运动估计/运动补偿(MP/MC)消除视频时间冗余,对差值图像进行离散余弦变换(DCT)消除空间冗余,对量化后的系数进行可变长编码(VLC)消除统计冗余,获得了极高的压缩效率。随着嵌入式处理器性能的逐渐提升和3G网络即将商用的推动,H.264以其优秀的压缩性能,无论是无线信道传输方面,还是存储容量有限的嵌入式设备都具有广阔的应用前景。 但H.264在提升压缩性能的同时付出的代价是算法复杂度的成倍增加,实际应用中人们对视频解码的实时性要求严格,已出现的对应算法代码多基于PC通用处理器实现,而嵌入式设备的主频和处理能力仍然相对有限,存储容量相对较小,总线速率相对偏低,因此必须对标准对应算法进行优化移植,才能满足实际应用的需求。 本文在对H.264标准及其新特性进行详细介绍后,重点研究了在解码端如何针对解码耗时较多的模块进行改进,然后将算法移植到ARM平台,并针对平台特点作出相应优化,最后完成解码图象显示,并给出了测试结果。本文主要完成的工作如下: 详细分析了H.264的参考软件JM中解码流程,并利用测试工具分析了各模块耗时,针对耗时较多的模块如插值运算及去块滤波模块,提出了对应的改进算法并在H.264的参考软件JM86上进行了实现,PC测试实验证明了算法改进的优越性和运算优化的可行性。最后针对ARM平台,在对程序结构和对应代码进行优化之后,将其移植到WINCE系统之下,同时给出了WINCE平台解码后图象加速显示方法,并对最终测试结果与性能做出了评价。

    标签: 264 ARM 解码 算法优化

    上传时间: 2013-06-04

    上传用户:shijiang