Radio+PLL

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实...

2016-06-14 44 Radio+PLL

samsung推出的s3c2410 soc(可以说是公板)芯片的完整测试代码(官方),外围设备包括ADC,Timer,RTC,IIC,IIS,SPI以及系统的DMA,PLL,Power等.对需要写soc芯片底层驱动的朋友比较有帮助

2013-12-18 26 Radio+PLL

数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。

2013-12-18 167 Radio+PLL

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataP...

2014-12-01 78 Radio+PLL

【课题】ASP调查表【教学目标】掌握在服务器端对各种表单数据的接收【重点】表单不同属性的设置和接收【难点】radio和checkbox属性的设置和接收【教学方法】讲授法、演示法【课时安排】一课时

2014-01-02 190 Radio+PLL

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是P...

2017-07-24 46 Radio+PLL

本源程序使用C51控制的PLL(SANYO LC72131)收音,可以通过HT1621驱动LCD显示,有完整的按键控制程序模块,能通过KEY进行各种功能操作,整个程序采用模块化设计,移植方便,可以初学者参考使用.(之前的那个也是我上载的,怎...

2013-12-17 92 Radio+PLL

2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的PLL频率合成器BU2614(本刊网站上提供了该芯片的资料)和单片机组成。系统以单片机AT89C5...

2013-12-16 132 Radio+PLL

Radio+PLL 热门资料