3-8 VHDL 译码器 请
3-8 VHDL 译码器 请...
3-8 VHDL 译码器 请...
基于MATLAB的2_1_7_维特比译码器的并行算法实现...
Reed Solomon码的编译码器MATLAB仿真程序...
38译码器的设计,使用vhdl设计译码器,可以下载到开发板上看结果...
用于数据块容错编码校验的芯片的RS编码器设计...
用于数据块容错编码校验的芯片的RS编码器设计的测试代码...
37个经典的VHDL程序。有比较器、七段译码器、状态机等。...
用VERILOG语言实现了常用3-8译码器....
bch码的编码与译码器实现,面向对象实现...
基于VHDL的LS138译码器的实现 一个很简单的程序...