soc的静态时序分析
本文档是关于集成电路片上系统的静态时序分析,基于prime time的开发环境...
本文档是关于集成电路片上系统的静态时序分析,基于prime time的开发环境...
FPGA原型验证是SoC有效的验证途径,FPGA原 型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低$oc系统的开 发成本。...
国产性价比高的单片机,AD口多达12个...
8位Risc结构CPU的VerilogHDL源代码,包括.asm汇编源文件,和两个编译好的目标16进制文件(.HEX)...
Writing Efficient C for ARM from: Advanced RISC Machines Ltd (ARM)...
or1200开源risc cpu的verilog描述实现,cpu源代码分析与芯片设计一书的源码...
基于FPGA的八位RISC CPU的设计.......
8位RISC CPU,包括alu,count,machine等等...
大型risc处理器设计源代码,这是书中的代码 基于流水线的risc cpu设计...
This article has been contributed to the TI Developer Wiki. To see the most recently updated version...