RISC+SOC全部资料 - 虫虫开发者社区

本文档是关于集成电路片上系统的静态时序分析，基于prime time的开发环境

2025-02-20 7 RISC+SOC

FPGA原型验证是SoC有效的验证途径，FPGA原型验证平台能以实时的方式进行软硬件协同验证，从而可以缩短SoC的开发周期，提高验证工作的可靠性，降低$oc系统的开发成本。

2025-04-04 5 RISC+SOC

2014-01-13 30 RISC+SOC

国产性价比高的单片机，AD口多达12个

2013-11-21 85 RISC+SOC

or1200开源risc cpu的verilog描述实现，cpu源代码分析与芯片设计一书的源码

2017-02-28 58 RISC+SOC

2017-06-24 69 RISC+SOC

2017-08-30 92 RISC+SOC

8位Risc结构CPU的VerilogHDL源代码，包括.asm汇编源文件，和两个编译好的目标16进制文件（.HEX）

2024-10-14 6 RISC+SOC

2014-12-05 140 RISC+SOC

SoC系统设计的复杂性，要求更有效的手段来完成仿真，验证及软硬件结合等任务。SoC设计平台应运而生。本文以智原科技的SoCreative! A320设计平台为例，介绍了如何使用SoC设计平台进行快速有效的SoC开发设计

2015-07-02 84 RISC+SOC

RISC+SOC