ASK调制与解调VHDL程序及仿真等多篇实例
ASK调制与解调VHDL程序及仿真 \r\nFSK调制与解调VHDL程序及仿真\r\nPSK调制与解调VHDL程序及仿真\r\n基带码发生器程序设计与仿真\r\n频率计程序设计与仿真...
ASK调制与解调VHDL程序及仿真 \r\nFSK调制与解调VHDL程序及仿真\r\nPSK调制与解调VHDL程序及仿真\r\n基带码发生器程序设计与仿真\r\n频率计程序设计与仿真...
Cadence 的中文使用手册。作为流行的EDA 工具之一Cadence 一直以来都受到了广大EDA 工程师\r\n的青睐然而Cadence 的使用之繁琐又给广大初学者带来了不少麻烦作为\r\n一位过...
这个是一个不错的cadence教程\r\n 这个是一个不错的cadence教程\r\n这个是一个不错的cadence教程...
16位计数器的设计,这里是实现上述功能的VHDL源程序,供大家学习和讨论。\r\n...
本书所要介绍的就是Cadence 公司所出品的Allegro Layout 软件工具,书中每\r\n个章节的出现顺序系按照实际的电路板设计流程而编排,而每一个章节又按照下\r\n列的方式编排,以期让使...
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2...
工作原理:\r\n 脉冲输入,记录30个脉冲的间隔时间(总时间),LED显示出来,牵涉到数码管的轮流点亮,以及LED的码。输入端口一定要用个\r\n74LS14整一下,图上没有。数码管使用共阴数码管。...
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA...
鼠标例程\r\n\r\ninstall_mouse \r\nremove_mouse \r\nmouse_x \r\nmouse_y \r\nmouse_b \r\nmouse_pos \r\nsho...
在Allegro中等长设置的高级应用\r\n――Memory部分等长设置...