关于FPGA流水线设计的论文
关于FPGA流水线设计的论文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits...
R-V技术资料
📦 资源总数：1927
📄 技术文档：1
💻 源代码：608124
📚 R-V全部资料 (1927个)
基于FPGA的usb程序
基于FPGA的usb程序，采用VHDL语言编写。\r\n开发环境为ISE或者MAXPLUS2。...
常用键盘消抖模块——VHDL源程序
常用键盘消抖模块——VHDL源程序！！！对vhdl编程的人具有很大的帮助，不可不看 \r\n...
FPGA的串行通信UART控制器
基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。\r\n在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的...
VHDL源程序：波特率发生器的设计
波特率发生器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n...
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n...
JTAG CPLD实现源代码
JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，...
Allegro 用户手册II
Allegro 是一套功能强大，但相对的也\r\n是一套相当复杂的系统...
VHDL源程序：半整数分频器电路
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n...
计PLD/FPGA时通常采用几种时钟类型
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且...