利用Verilog实现交通灯控制 Quartus II平台实现仿真
上传时间： 2014-12-07
上传用户：2404
Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2014-01-20
上传用户：英雄
Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2013-12-18
上传用户：gaome
流水灯 Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2014-01-18
上传用户：zhuimenghuadie
PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形
上传时间： 2014-11-12
上传用户：小草123
这是一个简单的从通讯录,完成后自己班级内部用过.是基于B/S结构的.
标签： 通讯
上传时间： 2016-07-16
上传用户：wcl168881111111
RSA核心运算使用的乘模算法就是 M(A*B)。虽然M(A*B)并不是乘模所需要的真正结果，但只要在幂模算法中进行相应的修改，就可以调用这个乘模算法进行计算了。本软件起初未使用Montgomery 乘模算法时，加密速度比使用Montgomery乘模算法慢，但速度相差不到一个数量级。 将上述乘模算法结合前面叙述的幂模算法，构成标准Montgomery幂模算法，即本软件所使用的流程
上传时间： 2016-07-16
上传用户：hullow
sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据库模块详见storage/目录下面的 btree.c与pager.c container目录为常用的容器实现，如果rbtree avltree map heap list vector hashtable deque T树 B树, test目录为测试程序代码经过初步测试，比较稳定。 os_api:装一些操作系统相关的接口函数。已完成event mutex sem thread pipe相关的封装 advance_container:提供优先级消息队列,普通消息队列，定时器容器。 frame:目前提供了listerner（linux下版本，模仿ace的反应器）定时器 algorithm:补充了堆排序 与快速排序 所有代码均已在windows linux与uclinux + arm44b0平台下测试 欢迎交流 msn:lsccsl@163.net mail:lsccsl@tom.com
标签： sourceforge showfiles group_id project
上传时间： 2016-07-16
上传用户：lili123
替代加密: A B C D E F G H I J K L M N O P Q R S T U V W 密文 Y Z D M R N H X J L I O Q U W A C B E G F K P 明文 X Y Z T S V I HAVE A DREAM！# 密文？？ 用ARM编程实现替代加密。
标签： 加密
上传时间： 2016-07-17
上传用户：qq521
使用Quartus II设计FPGA的应用设计实例 “\Example-b3-1\uart_regs\src”目录下为设计源文件 “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块 “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 “\Example-b3-1\uart_regs\sim\parsim”目录下为时序仿真文件 “\Example-b3-1\uart_regs\dev”目录下为工程文件（包含了约束、综合、布局布线的过程文件和结果文件）
标签： Example-b 61548 uart_regssrc Quartus
上传时间： 2016-07-18
上传用户：wlcaption
