QUartus

QUartusIIdesign是最高级和复杂的，用于system-on-a-programmable-chip(SOPC)的设计环境。QUartusIIdesign提供完善的timingclosure和LogicLock™基于块的设计流程。QUartusIIdesign是唯一一个包括以timingclosure和基于块的设计流为基本特征的programmablelogicdevice(PLD)的软件。QUartusII设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等，在工业领域率先提供FPGA与mask-programmeddevices开发的统一工作流程。

基于CycloneIII构成的RS编码系统

本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用QUartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。

标签： CycloneIII RS编码

上传时间： 2013-10-08

上传用户：yuchunhai1990
MagicSOPC例程编译异常及解决方法

1.1 问题产生的环境1.1.1 软件环境1. PC机的系统为Microsoft Window XP Professional版本2002 Service Pack 2；2. QUartus II V7.0软件，并安装了MegaCore IP V7.0；3. NiosII IDE 7.0软件。1.1.2 硬件环境核心板的芯片是EP2C35F672C8N的MagicSOPC实验箱的硬件系统。硬件的工作环境是在普通的环境下。1.2 问题的现象在使用MagicSOPC实验箱的光盘例程时，使用QUartus II编译工程时出现编译错误，错误提示信息如图1.1、图1.2所示。

标签： MagicSOPC 编译

上传时间： 2013-11-23

上传用户：Alick
基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QUartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QUartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA

标签： Verilog HDL 多功能数字

上传时间： 2013-11-10

上传用户：hz07104032
Altera ModelSim 6.5仿真入门教程

Altera ModelSim 6.5仿真入门教程，需要的可自行下载。　　平台　　软件：ModelSim-Altera 6.5e （QUartus II 10.0） Starter Edition 　　内容　　1 设计流程　　使用ModelSim仿真的基本流程为：　　图1.1 使用 ModelSim仿真的基本流程　　2 开始　　2.1 新建工程　　打开ModelSim后，其画面如图2.1所示。

标签： ModelSim Altera 6.5 仿真

上传时间： 2013-11-09

上传用户：qitiand
用vhdl实现双向移位寄存器仿真环境MAXPLUS-II

用vhdl实现双向移位寄存器仿真环境MAXPLUS-II，QUartus-

标签： MAXPLUS-II vhdl 移位寄存器仿真环境

上传时间： 2015-04-03

上传用户：wab1981
内附多路选择器

内附多路选择器，74系列芯片VHDL源码，加法器，FIR，比较器等大量例子，对初学VHDL语言很有好处。可用maxplus，QUartus，synplicity等综合软件进行调试

标签： 多路选择器

上传时间： 2013-12-26

上传用户：ma1301115706
ALTERA　NIOS处理器实验

ALTERA　NIOS处理器实验，编程环境是QUartus，在NIOS SHELL下编译实现功能。实验USB接口

标签： ALTERA NIOS 处理器实验

上传时间： 2015-04-13

上传用户：1079836864
ALTERA NIOS处理器

ALTERA NIOS处理器，用VHDL在QUartus下编写，用NIOS SHELL调试通过，实验LCD液晶显示

标签： ALTERA NIOS 处理器

上传时间： 2014-01-07

上传用户：ecooo
ALTERA NIOS处理器实验

ALTERA NIOS处理器实验，QUartus下用VHDL编译成处理器，然后NIOS　SHELL下C 语言运行。实验SRAM和DMA调度

标签： ALTERA NIOS 处理器实验

上传时间： 2015-04-13

上传用户：gxf2016
ALTERA NIOS处理器

ALTERA NIOS处理器，VHDL语言在QUartus编译通过，然后有C语言在NIOS SHELL下驱动，实验音频解码

标签： ALTERA NIOS 处理器

上传时间： 2015-04-13

上传用户：hebmuljb