虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

PlusC Primer Plus(第6版)

  • 模电(康华光)第五版答案

    康华光第五版模电答案,很全的啊,每个章节都有详细的讲解

    标签: 模电

    上传时间: 2013-07-06

    上传用户:qqiang2006

  • C++ Primer 第四版 双语版

    ·C++ Primer 第四版 双语版

    标签: nbsp Primer

    上传时间: 2013-07-25

    上传用户:aig85

  • linux设备驱动程序(中文第三版)2.6内核

    linux设备驱动程序(中文第三版)2.6内核

    标签: linux 2.6 设备驱动 程序

    上传时间: 2013-04-24

    上传用户:xiaoyunyun

  • 开关电源设计指南(原书第二版)

    开关电源设计指南(原书第二版)。本书通俗易懂,适合入门者,希望对大家有所帮助

    标签: 开关电源 设计指南

    上传时间: 2013-04-24

    上传用户:米卡

  • 机械设计、制造工艺、质量检测与标准规范全书(第七篇 至 第十一篇).pdf

    资料->【F】机械结构->【F1】机械丛书->机械设计、制造工艺、质量检测与标准规范全书->机械设计、制造工艺、质量检测与标准规范全书(第七篇 至 第十一篇).pdf

    标签: 机械设计 制造工艺 质量检测

    上传时间: 2013-04-24

    上传用户:smthxt

  • 数字信号处理实验(matlab版)课件

    数字信号处理实验(matlab版)课件,ppt版本的

    标签: matlab 数字信号处理 实验

    上传时间: 2013-06-20

    上传用户:wweqas

  • 60分钟学会OrCAD中文教程(SIG007版)

    60分钟学会OrCAD中文教程(SIG007版)

    标签: OrCAD 007 SIG

    上传时间: 2013-06-28

    上传用户:1037540470

  • Verilog_HDL的基本语法详解(夏宇闻版)

            Verilog_HDL的基本语法详解(夏宇闻版):Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说,既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种:   系统级(system):用高级语言结构实现设计模块的外部性能的模型。   算法级(algorithm):用高级语言结构实现设计算法的模型。   RTL级(Register Transfer Level):描述数据在寄存器之间流动和如何处理这些数据的模型。   门级(gate-level):描述逻辑门以及逻辑门之间的连接的模型。   开关级(switch-level):描述器件中三极管和储存节点以及它们之间连接的模型。   一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的,每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路,而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计,并对所作设计的逻辑电路进行严格的验证。   Verilog HDL行为描述语言作为一种结构化和过程性的语言,其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能:   · 可描述顺序执行或并行执行的程序结构。   · 用延迟表达式或事件表达式来明确地控制过程的启动时间。   · 通过命名的事件来触发其它过程里的激活行为或停止行为。   · 提供了条件、if-else、case、循环程序结构。   · 提供了可带参数且非零延续时间的任务(task)程序结构。   · 提供了可定义新的操作符的函数结构(function)。   · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。   · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能:   - 提供了完整的一套组合型原语(primitive);   - 提供了双向通路和电阻器件的原语;   - 可建立MOS器件的电荷分享和电荷衰减动态模型。   Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中,提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度,可以通过设定宽范围的模糊值来降低不确定条件的影响。   Verilog HDL作为一种高级的硬件描述编程语言,有着类似C语言的风格。其中有许多语句如:if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础,那么学习Verilog HDL并不困难,我们只要对Verilog HDL某些语句的特殊方面着重理解,并加强上机练习就能很好地掌握它,利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。

    标签: Verilog_HDL

    上传时间: 2013-11-23

    上传用户:青春给了作业95

  • EDA原理及VHDL实现(何宾教授)

      第1章 数字系统EDA设计概论   第2章 可编程逻辑器件设计方法   第3章 VHDL语言基础   第4章 数字逻辑单元设计   第5章 数字系统高级设计技术(*)   第6章 基于HDL设计输入   第7章 基于原理图设计输入   第8章 设计综合和行为仿真   第9章 设计实现和时序仿真   第10章 设计下载和调试   第11章 数字时钟设计及实现(*)   第12章 通用异步接收发送器设计及实现(*)   第13章 数字电压表设计及实现(*)   第14章 软核处理器PicoBlaze原理及应用(*)   注:带*的内容可根据课时的安排选讲

    标签: VHDL EDA

    上传时间: 2014-01-08

    上传用户:kao21

  • 《EDA原理及应用》(何宾教授)课件 PPT

      第1章-EDA设计导论   第2章-可编程逻辑器件设计方法   第3章-VHDL语言基础   第4章-数字逻辑单元设计   第5章-VHDL高级设计技术   第6章-基于HDL和原理图的设计输入   第7章-设计综合和行为仿真   第8章-设计实现和时序仿真   第9章-设计下载和调试   第10章-设计示例(数字钟、UART、数字电压表)     点击链接,【《EDA原理及应用》(何宾教授)实验课件下载 】

    标签: EDA

    上传时间: 2013-12-20

    上传用户:panpanpan