📚 Pll技术资料

📦 资源总数：444
💻 源代码：8888
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

🔥 Pll热门资料

查看全部444个资源 »

推荐:MB15A02中文资料,pdf (串行输入PLL集成频率合成器)( http://dl.21ic.com/download/mb15a02-pdf-pll--ic-15251.html )...

⬇️ 6 次下载
c2051 2051

高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程，设计顶层模块 7. 编译并查看编译结果...

👤 sclyutian ⬇️ 78 次下载
Project 模块 DDR DQS

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF...

👤 璇珠官人 ⬇️ 46 次下载
Q5 数据 PLL 输入

💻 Pll源代码

查看更多 »
💻
pll
💻
pll
💻
pll
💻
pll
💻
pll
💻
pll.c
📂 Pll资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 444 个资源