虫虫首页|资源下载|资源专辑|精品软件
登录|注册

DQS

  • 高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打

    高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程,设计顶层模块 7. 编译并查看编译结果

    标签: Project 模块 DDR DQS

    上传时间: 2014-11-30

    上传用户:sclyutian

  • DDR3布局布线规则与实例

    3.DDR布线细节i.MX6DDR的布线,可以将所有信号分成3组:数据线组、地址线组和控制线组,每组各自设置自己的布线规则,但同时也要考虑组与组之间的规则。3.1数据线的交换在DDR3的布线中,可以根据实际情况交换数据线的线序,但必须保证是以字节为单位(数据0~7间是允许交换线序,跨字节是不允许的),这样可以简化设计。■布线尽量简短,减少过孔数量。■布线时避免改变走线参考层面。■数据线线序,推荐DO、D8、D16、D24、D32、D40、D48、D56不要改变,其它的数据线可以在字节内自由调换(see the“Write Leveling"sectioninJESD79-3E■DQS和DQM不能调换,必须在相应通道。3.2DDR3(64bits)T型拓扑介绍当设计采用T型拓扑结构,请确认以下信息。■布线规则见上文表2。■终端电阻可以省略。■布线长度的控制。DDR数量限制在4片以下。

    标签: ddr3

    上传时间: 2022-07-05

    上传用户:kid1423