锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”
Jitter is extremely important in systems using PLL-based
clock drivers. The effects of jitter range from not having any
effect on system operation t...
👤 asddsd
⬇️ 117 次下载
tenx radio pll ic tr1002 and radio ic ta2111 and refence code ....
👤 ccclll
⬇️ 158 次下载
ADUC842 C程序集,包括ADC,DAC,PLL,PWM,WDT等程序．...
👤 sxdtlqqjl
⬇️ 167 次下载
A new PLL topology and a new simplified linear model are presented. The new fractional-N synthesizer presents no reference spurs and lowers the overal...
👤 hjshhyy
⬇️ 193 次下载
PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形...
👤 小草123
⬇️ 192 次下载
