📚 Pll技术资料

📦 资源总数：444
💻 源代码：8888
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

🔥 Pll热门资料

查看全部444个资源 »

应用FPGA，采用PLL频率合成技术，设计出半整数\整数频率合成器，输出范围为1Khz-999.5Khz，步进频率可达到0.5Khz，经过验证性能很好！...

👤 qingfengchizhu ⬇️ 4 次下载
FPGA

💻 Pll源代码

查看更多 »
💻
pll
💻
pll
💻
pll
💻
pll
💻
pll
💻
pll.c
📂 Pll资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 444 个资源