虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

PN结行成

  • FPGA和PC机之间串行通信对输出正弦波频率的控制

    1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz; 在输入时钟频率为4MHz时,输出正弦波分辨率达到256Hz; 4、 通过RS232C通信,实现FPGA和PC机之间串行通信,从而实现用PC机改变频率控制字,实现对输出正弦波频率的控制。

    标签: FPGA PC机 串行通信 输出

    上传时间: 2013-09-06

    上传用户:zhuimenghuadie

  • ORCAD BRD文件转换成PROTEL DOS版PCB文件的小软件

    这是一个ORCAD BRD文件转换成PROTEL DOS版PCB文件的小软件

    标签: PROTEL ORCAD BRD DOS

    上传时间: 2013-09-09

    上传用户:busterman

  • protel 元 件 封 装 总 结 很 全 很 详 细

    protel 元 件 封 装 总 结 很 全 很 详 细

    标签: protel

    上传时间: 2013-09-20

    上传用户:maricle

  • 华成英课件复习与考试

    华成英课件复习与考试。

    标签:

    上传时间: 2013-11-21

    上传用户:chendawei

  • 油气水多相流电容层析成像灵敏场仿真研究

    针对准确测量油气水多相流各分相含量的问题,采用了电容层析成像技术完成油气水多相流各分相含量测量。通过仿真分析了采用有限元分析方法的电极间的灵敏度特性,探讨了测量中的"软场"特性;结合灵敏度的分析,对单元滤波图象重建进行了仿真对比,得到单元滤波对图像重建有很大的改善。说明采用电容层析成像技术测量各分相含量的方案是可行的。

    标签: 油气水 多相 仿真研究 电容层析成像

    上传时间: 2013-10-15

    上传用户:hustfanenze

  • TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗

    TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间 功耗

    标签: 5616 TLV DAC 12

    上传时间: 2013-11-02

    上传用户:xinyuzhiqiwuwu

  • p-n结的隧道击穿模型研究

    在理论模型的基础上探讨了电子势垒的形状以及势垒形状随外加电压的变化, 并进行定量计算, 得出隧穿电压随杂质掺杂浓度的变化规律。所得结论与硅、锗p-n 结实验数据相吻合, 证明了所建立的理论模型在定量 研究p-n 结的隧道击穿中的合理性与实用性。该理论模型对研究一般材料或器件的隧道击穿具有重要的借鉴意义。

    标签: p-n 隧道 击穿 模型研究

    上传时间: 2013-10-31

    上传用户:summery

  • 适合过程控制应用的完全可编程通用模拟前端

      本电路针对过程控制应用提供一款完全可编程的通用模拟前端(AFE),支持2/3/4线RTD配置、带冷结补偿的热电偶输入、单极性和双极性输入电压、4 mA至20 mA输入,串行控制的8通道单刀单掷开关ADG1414用于配置选定的测量模式。

    标签: 过程 控制应用 可编程 模拟前端

    上传时间: 2013-10-23

    上传用户:taozhihua1314

  • 将PCB还原成SCH原理图

    这里讲述了将PCB还原成SCH原理图的过程。帮助您成功将PCB还原成SCH原理图。  

    标签: PCB SCH 原理图

    上传时间: 2013-11-21

    上传用户:wincoder

  • DRAM内存模块的设计技术

    第二部分:DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲(Unbuffered)内存模块的时序分析.......................................1493.2 带寄存器(Registered)的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源,参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种:SDR,DDR,RAMBUS。其中,RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨,本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR,它们都被称为同步动态内存,其核心技术是一样的。只是DDR 在某些功能上进行了改进,所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate,也就是双倍的数据传输率,但是其时钟频率没有增加,只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

    标签: DRAM 内存模块 设计技术

    上传时间: 2014-01-13

    上传用户:euroford