📚 PLL技术资料

📦 资源总数：265
📄 技术文档：1
💻 源代码：4653
🔌 电路图：1
锁相环(PLL: Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”

🔥 PLL热门资料

查看全部265个资源 »

📄 PLL技术文档

查看更多 »
📄
Altera公司的FPGA器件内带PLL的详细中文使用手册
Altera FPGA PLL

💻 PLL源代码

查看更多 »
💻
pll.err
💻
pll.c
💻
pll.c
💻
pll.h
💻
pll.c
💻
pll.h
📂 PLL资料分类
🔥 热门资料 查看最受欢迎的资源 📄 技术文档 技术手册与Datasheet 💻 源代码 程序代码与工程文件 🔌 电路图 原理图PCB布局 📚 全部资料 265 个资源