这样做的目的是要说明的应用提供 电子系统设计师的必要工具 设计和评估锁相环（ PLL ）的 配置集成电路。
这样做的目的是要说明的应用提供 电子系统设计师的必要工具 设计和评估锁相环（ PLL ）的 配置集成电路。...
PLL-LMX技术资料
📦 资源总数：265
📄 技术文档：1
💻 源代码：4674
🔌 电路图：1
📚 PLL-LMX全部资料 (265个)
PLL的精深而扼要的讲述
PLL的精深而扼要的讲述，内容很好，我还没有时间看就传上来了...
PLL的原理实验以及数据分析,分析的很好打的四眼数据 下来看看吧
PLL的原理实验以及数据分析,分析的很好打的四眼数据 下来看看吧...
pll simulink models for practical nad basic understanding
pll simulink models for practical nad basic understanding...
基于matlab的锁相环（PLL）仿真源代码
基于matlab的锁相环（PLL）仿真源代码...
MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc
MC33493 - PLL tuned UHF Transmitter for Data Transfer Applications - Motorola, Inc...
高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打
高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定...
Altera公司的FPGA器件内带PLL的详细中文使用手册
Altera公司的FPGA器件内带PLL的详细中文使用手册...
thesis related to vlsi area, pll and frequency synthesizer
thesis related to vlsi area, pll and frequency synthesizer...