虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

PLD-N

  • 基于N沟道MOS管H桥驱动电路设计与制作

    基于N沟道MOS管H桥驱动电路设计与制作

    标签: MOS N沟道 H桥驱动 电路设计

    上传时间: 2014-08-01

    上传用户:1109003457

  • 采用归零法的N进制计数器原理

    计数器是一种重要的时序逻辑电路,广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础,用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器,并用Multisim10软件进行仿真。计算机仿真结果表明设计的计数器实现了36进制计数的功能。基于集成计数器的N进制计数器设计方法简单、可行,运用Multisim 10进行电子电路设计和仿真具有省时、低成本、高效率的优越性。

    标签: 归零法 N进制计数器原

    上传时间: 2013-10-11

    上传用户:gtzj

  • p-n结的隧道击穿模型研究

    在理论模型的基础上探讨了电子势垒的形状以及势垒形状随外加电压的变化, 并进行定量计算, 得出隧穿电压随杂质掺杂浓度的变化规律。所得结论与硅、锗p-n 结实验数据相吻合, 证明了所建立的理论模型在定量 研究p-n 结的隧道击穿中的合理性与实用性。该理论模型对研究一般材料或器件的隧道击穿具有重要的借鉴意义。

    标签: p-n 隧道 击穿 模型研究

    上传时间: 2013-10-31

    上传用户:summery

  • N+缓冲层对PT-IGBT通态压降影响的研究

     N+缓冲层设计对PT-IGBT器件特性的影响至关重要。文中利用Silvaco软件对PT-IGBT的I-V特性进行仿真。提取相同电流密度下,不同N+缓冲层掺杂浓度PT-IGBT的通态压降,得到了通态压降随N+缓冲层掺杂浓度变化的曲线,该仿真结果与理论分析一致。对于PT-IGBT结构,N+缓冲层浓度及厚度存在最优值,只要合理的选取可以有效地降低通态压降。

    标签: PT-IGBT 缓冲层

    上传时间: 2013-11-12

    上传用户:thesk123

  • (N+X)热插拔模块并联逆变电源应用前景

    随着我国通信、电力事业的发展,通信、电力网络的规模越来越大,系统越来越复杂。与之相应的对交流供电的可靠性、灵活性、智能化、免维护越来越重要。在中国通信、电力网络中,传统的交流供电方案是以UPS或单机式逆变器提供纯净不间断的交流电源。由于控制技术的进步、完善,(N+X)热插拔模块并联逆变电源已经非常成熟、可靠;在欧美的通信、电力发达的国家,各大通信运营商、电力供应商、军队均大量应用了这种更合理的供电方案。与其它方案相比较,(N+X)热插拔模块并联逆变电源具有以下明显的优点。

    标签: 热插拔 模块 并联 应用前景

    上传时间: 2014-03-24

    上传用户:alan-ee

  • 51单片机串口发N字节

    适用于51单片机的串口发n

    标签: 51单片机 串口 字节

    上传时间: 2014-12-25

    上传用户:qingzhuhu

  • 一种用N+1条线实现矩阵键盘

    89c51一种用N+1条线实现矩阵键盘

    标签: 矩阵键盘

    上传时间: 2014-12-26

    上传用户:lhw888

  • 以PLD器件实现自动扫描去抖的编码键盘设计

    以PLD器件实现自动扫描去抖的编码键盘设计:键盘在单片机控制系统中是最常用的输入设备之一。虽然非编码键盘的硬件电路较为简单,但按键的识别及键值的计算则需软件来完成,因此需要耗费宝贵的机时;而编码键盘虽然程序简单且易于使用,但硬件比较复杂。因此,设计人员常常难以决定采用哪一类键盘。本文以GAL6002为例,介绍了一种用PLD器件来实现4X4键盘自动扫描去抖的编码键盘电路及其设计方法。

    标签: PLD 器件 去抖 自动

    上传时间: 2013-10-17

    上传用户:yangbo69

  • 用单片机配置FPGA—PLD设计技巧

    用单片机配置FPGA—PLD设计技巧 Configuration/Program Method for Altera Device Configure the FLEX Device You can use any Micro-Controller to configure the FLEX device–the main idea is clocking in ONE BITof configuration data per CLOCK–start from the BIT 0􀂄The total Configuration time–e.g. 10K10 need 15K byte configuration file•calculation equation–10K10* 1.5= 15Kbyte–configuration time for the file itself•15*1024*8*clock = 122,880Clock•assume the CLOCK is 4MHz•122,880*1/4Mhz=30.72msec

    标签: FPGA PLD 用单片机 设计技巧

    上传时间: 2013-10-09

    上传用户:a67818601

  • PLD、FPGA优秀设计的十条戒律

    PLD、FPGA优秀设计的十条戒律, 该文浅显易懂的介绍了一个优秀设计必须考虑的问题,给出了设计方法和建议。仔细阅读和消化本文,对提高PLD/FPGA设计水平大有裨益

    标签: FPGA PLD

    上传时间: 2013-11-23

    上传用户:tsfh