现有的PID参数优化方法往往难以同时兼顾系统对快速性、稳定性与鲁棒性的要求，本文针对这一缺陷，提出了一种多目标PID优化设计方法——在满足系统的鲁棒性的前提下，以超调量、上升时间和调整时间最小作为多目标优化的子目标，并将NSGA-Ⅱ与PGA相结合对其求解。该算法求得的Pareto最优解分布均匀，收敛性和鲁棒性好，决策者可根据实际系统的要求在Pareto解集中选择最终的满意解，这为快速性、稳定性与鲁棒性的权衡分析提供了有效的工具。仿真结果表明本文设计方法的有效性和优越性。
上传时间： 2013-12-23
上传用户：wys0120
关于Oracle的性能调整，一般包括两个方面，一是指Oracle数据库本身的调整，比如SGA、PGA的优化设置，二是连接Oracle的应用程序以及SQL语句的优化。做好这两个方面的优化，就可以使一套完整的Oracle应用系统处于良好的运行状态。 本 文主要是把一些Oracle Tuning的文章作了一个简单的总结，力求以实际可操作为目的，配合讲解部分理论知识，使大部分具有一般Oracle知识的使用者能够对Oracle Tuning有所了解，并且能够根据实际情况对某些参数进行调整。关于更加详细的知识，请参见本文结束部分所提及的推荐书籍，同时由于该话题内容太多且复 杂，本文必定有失之偏颇甚至错误的地方，请不吝赐教，并共同进步。
上传时间： 2017-02-25
上传用户：zhanditian
AD7790是一款适合低频测量应用的低功耗、完整模拟前端，内置一个低噪声16位Σ-Δ型ADC，一路差分输入可配置为缓冲或无缓冲模式，此外还有一个增益可设置为1、2、 4或8的数字PGA。该器件采用内部时钟工作，因此，用户不必为其提供时钟源。器件的输出数据速率可通过软件编程设置，可在9.5 Hz至120 Hz的范围内变化，更新速率较低时均方根(RMS)噪声为1.1 µV。内部时钟频率可以使用系数2、 4或8进行分频，从而可以降低功耗。更新速率、截止频率和建立时间与时钟频率成比例变化。这款器件采用2.5 V至5.25 V电源供电，工作电压为3 V时，最大功耗为225 µW，采用10引脚MSOP封装。
上传时间： 2021-10-25
上传用户：得之我幸78
一台数控机床的先进程度衡量着一个国家制造业的先进水平，而数控机床最核心的部分就是数控机床控制系统。近年出现的ARM数入式系统具有硬件资源丰富、性能好、成本低和功耗低等优点，FPGA技术具有可重复编程、在线升级、实时性好、可靠性高等优点。为了克服传统的数控机床成本高、控制精度低、实时性差，可靠性低等缺点，研究基于ARM+FPGA架构的新型数控机床系统，具有重要的社会经济意义和重大的经济价值本文以数控机床为工程背景，以何服电机PMSM为具体对象以ARM+FPGA作为数控系统的实现平台，从提高何服系统位置环控制的自适应能力，提高位置环、速度环和电流环等复杂运算的处理速度，提高系统管理与控制程序开发的简单性、界面的美观性等方面开展了深入的研究。其主要研究工作和结论如下：（1）在对比分析了几种控制系统架构基础上，提出了一种基于ARM+FPGA的数控机床自适应模糊控制何服系统的设计方案。该系统采用以ARM作为系统主控与运动轨迹计算芯片，FPGA作为何服系统运动控制芯片，而其中的FPGA运动控制系统包括自适应位置控制模块、速度控制模块、电流变换模块三大部分（2）针对提出的 ARM+FPGA的数控机床自适应模糊控制何服系统的设计方案，进行了有关数学模型的建立占推导，并借助MATLAB工具建立系统仿真模型进行仿真。系统仿真结果表明，该系统位置响应超调量小，响应时间短，系统性能优越（3）为了提高运动控制的实时性、可靠性、灵活度，根据运动控制系统的模型，提出了一种FPGA实现的运行控制系统的结构，井详细进行了自适应位置控制模块、速度控制模块、电流变换模块等内部各模块的设计，之后利用HDL进行了有关模块的程序设计和PGA实现仿真（4）针对基于ARM微处理器的主挖与运动轨迹计算系统，进行了系统控制界面的设计，FPGA与ARM芯片、FPGA与上位机等通信程序设计，进行了运动控制中加减速、插补方法的分析与设计关键字：数控机床：水磁同步电机：自适应模糊控制：ARM:FPGA
上传时间： 2022-03-11
上传用户：20125101110
是一个集成的热电偶测量系统，基于AD7124-4/AD7124-8低功耗、低噪声、24位 - 型模数转换器(ADC)，针对高精度测量应用而优化。使用该系统的热电偶测量在−50°C至+200°C的测量温度范围内具有±1°C的整体系统精度。系统的典型无噪声码分辨率约为15位。AD7124-4可配置为4个差分或7个伪差分输入通道，而AD7124-8可配置为8个差分或15个伪差分输入通道。片内低噪声可编程增益阵列(PGA)确保ADC中可直接输入小信号。
标签： adc
上传时间： 2022-05-25
上传用户：
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪声高分辨率的24 位Si gma - Delta（"- #）模数转换器（ADC）。"- #ADC 与传统的逐次逼近型和积分型ADC 相比有转换误差小而价格低廉的优点，但由于受带宽和有效采样率的限制，"- #ADC 不适用于高频数据采集的场合。该款ADS1256 可适合于采集最高频率只有几千赫兹的模拟数据的系统中，数据输出速率最高可为30K 采样点／秒（SPS），有完善的自校正和系统校正系统， SPI 串行数据传输接口。本文结合笔者自己的应用经验，对该ADC 的基本原理以及应用做简要介绍。ADs1256 的总体电气特性下面介绍在使用ADs1256 的过程中要注意的一些电气方面的具体参数：模拟电源（AVDD ）输入范围+ 4 . 75V !+ 5 .25V，使用的典型值为+ 5 .00V；数字电源（DVDD ）输入范围+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；参考电压值（VREF= VREFP- VREFN）的范围+ 0 .5V!+ 2 .6V，使用的典型值为+ 2 .5V；耗散功率最大为57mW；每个模拟输入端（AI N0 !7 和AI NC M）相对于模拟地（AGND）的绝对电压值范围在输入缓冲器（BUFFER）关闭的时候为AGND-0 .1 !AVDD+ 0 . 1 ，在输入缓冲器打开的时候为AGND !AVDD-2 .0 ；满刻度差分模拟输入电压值（VI N = AI NP -AI NN）为+ ／-（2VREF／PGA）；数字输入逻辑高电平范围0 .8DVDD!5 .25V（除D0 !D3 的输入点平不可超过DVDD 外），逻辑低点平范围DGND!0 .2DVDD；数字输出逻辑高电平下限为0 .8DVDD，逻辑低电平上限为0 .2DVDD，输出电流典型值为5mA；主时钟频率由外部晶体振荡器提供给XTAL1和XTAL2 时，要求范围为2 M!10 MHz ，仅由CLKI N 输入提供时，范围为0 .1 M!10 MHz 。
上传时间： 2022-06-10
上传用户：
ad7124,中文,资料 集成PGA和基准电压源的8通道、 低噪声、低功耗24位Σ-Δ型ADCAD7124-8是一款适合高精度测量应用的低功耗、低噪声、 完整模拟前端。该器件内置一个低噪声24位Σ-Δ型模数转 换器(ADC)，可配置来提供8个差分输入或15个单端或伪差 分输入。片内低噪声级确保ADC中可直接输入小信号。
上传时间： 2022-06-22
上传用户：
