单片机C语言程序设计实训-基于8051+Proteus仿真：74HC595串入并出芯片应用。代码齐全，可以举一反三！
上传时间： 2014-03-23
上传用户：ukuk
CH451 使用一个系统时钟信号来同步芯片内部的各个功能部件，例如，当系统时钟信号的频率变高时，显示驱动刷新将变快、按键响应时间将变短、上电复位信号的宽度将变窄、看门狗周期也将变短。一般情况下，CH451 的系统时钟信号是由内置的阻容振荡提供的，这样就不再需要任何外围电路，但内置RC 振荡的频率受电源电压的影响较大，当电源电压降低时，系统时钟信号的频率也随之降低。在某些实际应用中，可能希望CH451 提供更长或者更短的显示刷新周期、按键响应时间等，这时就需要调节系统时钟信号的频率。CH451 提供了CLK 引脚，用于外接阻容振荡。当在CLK 引脚与地GND 之间跨接电容后，系统时钟信号的频率将变低；当在CLK 引脚与正电源VCC 之间跨接电阻后，系统时钟信号的频率将变高。因为CH451 的系统时钟信号被用于芯片内部的所有功能部件，所以其频率不宜进行大幅度的调节，一般情况下，跨接电容的容量在5pF 至100pF 之间，跨接电阻的阻值在20KΩ至500KΩ之间。跨接一个47pF 的电容则频率降低为一半，跨接一个47KΩ的电阻则频率升高为两倍。另外，CH451 的CLK 引脚可以直接输入外部的系统时钟信号，但外部电路的驱动能力不能小于±2mA。CH451 在CLKO 引脚提供了系统时钟信号的二分频输出，对于一些不要求精确定时的实际应用，可以由CLKO 引脚向单片机提供时钟信号，简化外围电路。 单片机接口程序下面提供了U1（MCS-51 单片机）与U2（CH451）的接口程序，供参考。;**********************;需要主程序定义的参数CH451_DCLK BIT P1.7 ;串行数据时钟,上升沿激活CH451_DIN BIT P1.6 ;串行数据输出,接CH451 的数据输入CH451_LOAD BIT P1.5 ;串行命令加载,上升沿激活CH451_DOUT BIT P3.2 ;INT0,键盘中断和键值数据输入,接CH451 的数据输出CH451_KEY DATA 7FH ;存放键盘中断中读取的键值
上传时间： 2013-11-22
上传用户：671145514
电连接器中圆形端子(插针,插孔)与导线的专用压接工具(非焊压接)
上传时间： 2013-10-21
上传用户：qq21508895
附件为NE555电路智能设计软件，是以NE555芯片为核心,设计出不同的智能控制电路的软件。 NE555为8脚时基集成电路， 各脚主要功能（集成块图在下面） 1地GND 2触发 3输出 4复位 5控制电压 6门限(阈值） 7放电 8电源电压Vcc 应用十分广泛，可装如下几种电路： 1。单稳类电路作用： 定延时，消抖动，分（倍）频，脉冲输出，速率检测等。 2。双稳类电路作用： 比较器，锁存器，反相器，方波输出及整形等。 3。无稳类电路作用： 方波输出，电源变换，音响报警，玩具，电控测量，定时等。 我们知道，555电路在应用和工作方式上一般可归纳为3类。每类工作方式又有很多个不同的电路。在实际应用中，除了单一品种的电路外，还可组合出很多不同电路，如：多个单稳、多个双稳、单稳和无稳，双稳和无稳的组合等。这样一来，电路变的更加复杂。为了便于我们分析和识别电路，更好的理解555电路，这里我们这里按555电路的结构特点进行分类和归纳，把555电路分为3大类、8种、共18个单元电路。每个电路除画出它的标准图型，指出他们的结构特点或识别方法外，还给出了计算公式和他们的用途。方便大家识别、分析555电路。下面将分别介绍这3类电路
上传时间： 2013-10-23
上传用户：qimingxing130
电连接器中圆形端子(插针,插孔)与导线的专用压接工具(非焊压接)
上传时间： 2014-12-31
上传用户：奔跑的雪糕
电蝇拍
标签： PCB
上传时间： 2013-10-31
上传用户：u789u789u789
6.2.3 ALTERA芯片配置电路设计。
上传时间： 2013-10-31
上传用户：cainaifa
AD内电层与内电层分割教程。
上传时间： 2015-01-01
上传用户：immanuel2006
3 FPGA设计流程 完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后，内部存储器中已加载的位流数据将随之丢失。所以，通常将设计完成的FPGA 位流数据存于外部存储器中，每次上电自动进行FPGA电路配置加载。 4 FPGA配置原理 以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路为例，FPGA的配置模式有四种方案可选择：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通过芯片上的一组专/ 复用引脚信号完成的，主要配置功能信号如下： (1)M0、M1、M2：下载配置模式选择; (2)CLK：配置时钟信号; (3)DONE：显示配置状态、控制器件启动;
上传时间： 2013-11-18
上传用户：oojj
FPGA-CPLD芯片设置方法
上传时间： 2015-01-01
上传用户：luopoguixiong
