虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

PD协议芯片

  • easy,51pro,3.0编程器在2.0的基础上增加了更多的芯片器件

    easy,51pro,3.0编程器在2.0的基础上增加了更多的芯片器件

    标签: easy 3.0 2.0 pro

    上传时间: 2013-07-25

    上传用户:qazwsc

  • 基于ARM嵌入式系统的网络传输应用与研究

    以嵌入式微处理器和嵌入式操作系统为核心的嵌入式技术,已在很多领域得到了广泛的应用。由于互联网的应用日益普及,信息共享的程度不断提高,传统的串行通讯和并行通讯方式的缺点日益凸出,嵌入式设备的网络化已经成为网络发展的必然趋势。Forrester Research的研究显示,到2010年,将有95%的连网设备不再是传统的计算机,而是带网络功能的嵌入式系统。 本文根据在PC104系统下实现网络通信功能的成功案例,构建了基于ARM7微处理器和uCLinux操作系统的实验平台,完成了网络接口设计,并实现了嵌入式系统的网络通信功能。 本文采用PHILIPS公司的LPC2210微控制器作为主控芯片,采用高度集成的以太网芯片RTL8019AS作为网络接口。选择Linux操作系统进行裁剪和移植,分析并实现了嵌入式TCP/IP协议栈。编写了底层网络驱动程序,实现了嵌入式硬件平台和PCLinux系统之间的基于网络的数据传输;同时实现了嵌入式系统同WindowsXP系统之间的基于网络的数据传输;通过对比实验,对网络数据传输协议和算法进行了研究和优化,完善了ARM嵌入式系统的网络功能。 大量的数据传输及可靠性测试实验表明,本文所设计的嵌入式系统网络功能在可靠性、可用性及操作方便性方面都达到了预期的目标,具有实际的应用价值!

    标签: ARM 嵌入式系统 网络传输

    上传时间: 2013-07-19

    上传用户:zzy7826

  • 基于ARM嵌入式无线点菜系统终端的研究与设计

    无线电子点菜系统是餐馆实行信息化管理的一个重要组成部分,该系统的应用不仅会给餐饮企业带来良好的经济效益,而且有利于先进的科学技术在国民经济中的推广应用,产生良好的社会效益。目前国内点菜系统高、低档产品繁多,但推广速度十分缓慢,究其原因是缺少适合中国国情的中档适用产品。本文通过分析国内市场现有的各种点菜系统的优缺点,指出点菜系统的区别关键在于点菜终端和通讯方式的选择上,在此基础上提出了一种适合具体应用场合的中档无线点菜终端解决方案:运用嵌入式系统开发无线点菜终端,运用短距离无线通信技术进行数据传输。 文章首先分析了无线点菜机的系统组成及功能分配,并在此基础上对系统各个组成模块的硬件进行设计。接着分析了触摸屏数据采集的全过程,探讨了影响触摸屏数据精度的各种因素,提出了一种“三步法”进行数据的校正的方法。然后文章对几种常用的小范围无线通讯方式进行比较,确定采用无线射频单芯片实现短距离无线通讯,并详细阐述了数据帧格式和分层次通讯协议的设计,通讯系统的模型采、用主站论询,从站监听的方式。最后是软件的具体开发,首先研究了μC/OS-Ⅱ操作系统的移植和Boot Loader启动代码的设计,并成功移植下载到S3C44BOX中,然后在此操作系统的基础上进行点菜界面、通讯协议及关键驱动的设计。 本设计对基于嵌入式μC/OS-Ⅱ操作系统进行终端开发,具有一定的借鉴指导意义,对自助式餐饮业具有商业实用价值。同时,作为一款手持式产品,可以随身携带,可以使用于多种支持无线上网的场合,具有一定的市场应用前景和商业实用价值。

    标签: ARM 嵌入式无线 点菜系统

    上传时间: 2013-07-30

    上传用户:acon

  • MVB1类设备控制器的FPGA设计

    本文对TCN中的MVB技术进行了研究,并在深入了解MVB的通信机制的基础上,提出了采用FPGA替代MVB控制器专用芯片的解决方法。根据TCN协议,连接在MVB上的设备可以分为5类,其中1类设备可以在不需要CPU的基础上实现自动通信,最为常用。本设计的目的就是采用FPGA替代MVB1类设备控制器。 文章采用自顶向下的模块化设计方法,根据MVB1类设备控制器要实现的功能,将设计划分为3个模块:发送模块、接收模块和MVB1类模式控制模块。其中发送模块又划分为位控制单元、CRC生成单元、FIFO单元和曼彻斯特编码单元等。接收模块又划分为帧起始检测单元、时钟恢复单元、帧分界符检测单元、数据译码单元、CRC校验单元、译码控制单元和长度错误检测单元等。MVB1类模式控制模块又划分为报文错误处理单元、主帧寄存器单元、TM控制单元和主控单元等。上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。

    标签: MVB1 FPGA 设备 控制器

    上传时间: 2013-07-21

    上传用户:dengzb84

  • 过零检测专用芯片

    非常不错的过零检测芯片,DIP8封装,外围器件极少

    标签: 过零检测 专用芯片

    上传时间: 2013-04-24

    上传用户:WANGXIAN001

  • USB协议中文版

    术语和缩略词 USB数据流模型 USB设备架构 集线器规范 usb主机硬件软件 协议层

    标签: USB 协议

    上传时间: 2013-04-24

    上传用户:shizhanincc

  • NEC芯片资料79F8513

    NEC芯片资料79F8513,芯片学习资料,共阅参考!

    标签: 79F8513 NEC 芯片资料

    上传时间: 2013-04-24

    上传用户:leehom61

  • FPGA芯片关键电路设计

    现场可编程门阵列(FPGA)器件是能通过对其进行编程实现具有用户规定功能的电路,特别适合集成电路的新品开发和小批量ASIC电路的生产。近几年来,FPGA的发展非常迅速,但目前国内厂商所使用的FPGA芯片主要还是从国外进口,这种状况除了给生产厂家带来很大的成本压力以外,同时也影响到国家信息产业的保密和安全问题,因此在国内自主研发FPGA便成为一种必然的趋势。 基于上述现实状况及国内市场的巨大需求,中国电子科技集团公司第58研究所近年来对FPGA进行了专项研究,本论文正是作为58所专项的一部分研究工作的总结。本文深入研究了FPGA的相关设计技术,并进行了实际的FPGA器件设计,研究工作的重点是在华润上华(CSMC)0.5μm标准CMOS工艺基础上进行具有6000有效门的FPGA的电路设计与仿真。 论文首先阐述了可编程逻辑器件的基本结构,就可编程逻辑器件的发展过程及其器件分类,对可编程只读存储器、现场可编程逻辑阵列、可编程阵列逻辑、通用逻辑阵列和复杂PLD等的基本结构特点进行了讨论。接着讨论了FPGA的基本结构与分类及它的编程技术,另外还阐述了FPGA的集成度和速率等相关问题。并根据实际指标要求确定本文研究目标FPGA的基本结构和它的编程技术,在华润上华0.5μm标准CMOS工艺的基础上,进行一款FPGA芯片的设计研究工作。进行了可编程逻辑单元的基本结构的设计,并用CMOS逻辑和NMOS传输管逻辑实现了函数发生器、快速进位链和触发器的电路设计,并对其进行了仿真,达到了预期的目标。

    标签: FPGA 芯片 电路设计

    上传时间: 2013-07-18

    上传用户:zaizaibang

  • 基于FPGA的JPEG编解码芯片设计

    近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.

    标签: FPGA JPEG 编解码 芯片设计

    上传时间: 2013-05-31

    上传用户:yuying4000

  • 基于FPGA的JPEG图像压缩芯片设计

    该文探讨了以FPGA(Field Programmable Gates Array)为平台,使用HDL(Hardware Description Language)语言设计并实现符合JPEG静态图象压缩算法基本模式标准的图象压缩芯片.在简要介绍JPEG基本模式标准和FPGA设计流程的基础上,针对JPEG基本模式硬件编码器传统结构的缺点,提出了一种新的改进结构.JPEG基本模式硬件编码器改进结构的设计思想、设计结构和Verilog设计实现在其后章节中进行了详细阐述,并分别给出了改进结构中各个模块的单独测试结果.在该文的测试部分,阐述利用实际图像作为输入,从FPGA的输出得到了正确的压缩图像,计算了相应的图像压缩速度和图象质量指标,并与软件压缩的速度和结果做了对比,提出了未来的改进建议.

    标签: FPGA JPEG 图像压缩 芯片设计

    上传时间: 2013-04-24

    上传用户:Andy123456