虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

PC机<b>并口</b>

  • 89S5X并口下载线的制作-4页-0.1M.pdf

    专辑类-单片机专辑-258册-4.20G 89S5X并口下载线的制作-4页-0.1M.pdf

    标签: 89S5X 0.1 并口下载线

    上传时间: 2013-07-29

    上传用户:jjq719719

  • AT89C51的串口和电脑的串口进行通信.rar

    这是一个AT89C51单片机实验开发板向PC机的串口单向发送数据AF的演示程序

    标签: 89C C51 串口

    上传时间: 2013-04-24

    上传用户:hsj3927

  • 并口ISP下载线软件及说明.rar

    并口ISP下载线软件及说明 初学者很好的练手用的.

    标签: ISP 并口 下载线

    上传时间: 2013-04-24

    上传用户:chfanjiang

  • ISP并口烧写软件.rar

    51单片机综合学习系统 ISP并口烧写软件

    标签: ISP 并口 烧写

    上传时间: 2013-07-25

    上传用户:Neoemily

  • 基于FPGA数控精插补芯片的设计.rar

    本文着重研究用现场可编程门阵列(FPGA)来开发设计精插补芯片。选用Altera公司的Cyclone系列的EP1C3T144C8芯片设计了逐点比较法,数字积分法和比较积分法三种经典插补算法,并对各种算法模块进行了仿真验证。又设计了三个算法选通信号,将三种算法模块综合成了一个整电路。 在完成了FPGA内部三种算法的实现后,设计以一个STC单片机为粗插补处理器的FPGA实验开发系统,并制作了PCB板。实验开发系统板中设计了单片机程序下载和的FPGA下载配置电路,并且配有FPGA专用配置芯片,能实现FPGA上电自动配置。可用该实验系统板进行精插补芯片的设计与开发,以及对所完成设计的功能进行验证。 为验证所设计芯片的插补功能,编写了单片机粗插补程序,将产生的粗插补坐标增量发给FPGA进行插补实验,得到了理想的插补输出脉冲。又编写了单片机脉冲处理程序,读回了FPGA的输出脉冲,并由串口发送给PC机。最后通过编写PC机的串口通信程序以及根据插补脉冲绘图的程序,把FPGA的输出脉冲绘制成了插补轨迹图形。 最终绘图结果显示,在20M输入时钟频率下,由插补脉冲生成的插补轨迹图形正确,验证了本文设计的三种插补算法功能的正确性。本设计插补芯片达到了高速插补功能要求。

    标签: FPGA 数控 片的设计

    上传时间: 2013-04-24

    上传用户:zgu489

  • VC++中实现PC机与单片机的串行通讯

    要:应用VC++中的MSComm控件实现了在工业控制领域中常用的PC机与单片机的异步串行通讯。使用M~omm控件编程简单,能够满足串行通讯的要求,对于工业监控系统和数据采集系统都是非常有用的参考。

    标签: VC PC机与单片机 串行通讯

    上传时间: 2013-08-05

    上传用户:chuckbassboy

  • 54x 系列DSP 与计算机并口通信的设计方案

    数字信号微处理器与计算机之间的数据通信越来越受到重视。本文主要介绍TI公司'54x系列DSP 通过主机接口(HPI)与计算机并口进行通信的简易设计方案。该方案以简单的电路设计实现了稳定的数据传

    标签: 54x DSP 计算机并口 通信

    上传时间: 2013-06-10

    上传用户:youth25

  • PC 机键盘接口深入剖析和应用

    嵌入式计算机在工程上越来越得到普遍应用,而标准的PC机键盘则因不适应工业环境受到了限制,我们希望有定义灵活、工作可靠的键盘,产生了设计自己专用的键盘和键盘接口的想法。在《单片机与嵌入式系统应用》200

    标签: PC 键盘接口

    上传时间: 2013-05-16

    上传用户:cuibaigao

  • PC机硬件接口大全(硬件工程师必备)

    PC机硬件接口大全 (硬件工程师必备)

    标签: PC机 硬件接口 硬件工程师

    上传时间: 2013-04-24

    上传用户:1757122702

  • 图像压缩和AES加密算法的实现

    本文对基于FPGA的CCSDS图像压缩和AES加密算法的实现进行了研究。主要完成的工作有: (1)深入研究CCSDS图像压缩算法,并根据其编码方案,设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面,将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析; (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和AES加密算法; (3)优化算法复杂度较大的功能模块,如小波变换模块等。使用双端口内存模块增加数据读写速度,利用DSP块处理核心运算单元,从而很大程度上提高了模块的运行速度,并降低了芯片的使用面积; (4)设计并实现系统的模块级流水线,在几乎不增加占用芯片面积的情况下,提高了系统的数据吞吐量; (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段,设计并实现FPGA与PC机的串口通信模块,提高了系统验证的工作效率。

    标签: AES 图像压缩 加密算法

    上传时间: 2013-05-19

    上传用户:1757122702