一个实现简单的数字锁相环Verilog代码,本人借鉴网上现有的代码后经修改在Cyclone II上调通实现,里面有ModelSim仿真成功的波形图
标签: Verilog 数字锁相环 代码
上传时间: 2014-01-22
上传用户:003030
设计CPU方法及流程!VERILOG hdl
标签: VERILOG CPU hdl 流程
上传时间: 2016-03-30
上传用户:2404
Verilog 实现9999计数,内有分频模块,计数模块,译码,动态显示扫描等,用数码显示,
标签: Verilog 9999
上传用户:a6697238
用Verilog实现的串口异步通信,适用于RS232
标签: Verilog 串口 异步通信
上传时间: 2016-03-31
上传用户:tb_6877751
DAC converter design with Verilog code and testbench
标签: converter testbench Verilog design
上传时间: 2014-01-23
上传用户:yyyyyyyyyy
verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证
标签: verilog jtag TAP
上传时间: 2016-04-03
上传用户:66666
上传用户:redmoons
上传用户:manking0408
上传用户:zhangliming420
上传用户:it男一枚