发一个基于ModelSim仿真的Verilog源代码包
发一个基于ModelSim仿真的Verilog源代码包...
发一个基于ModelSim仿真的Verilog源代码包...
verilog加法器,附加测试文件 可用modelsim 仿真实现...
这是一个关于仿真工具MODELSIM的安装和使用。...
it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit....
典型实例13SDRAM读写控制的实现与Modelsim仿真...