不错的用PADS布线的资料
上传时间： 2013-11-01
上传用户：wpwpwlxwlx
文档包含了我们使用PADS时所需用到的快捷方式
上传时间： 2013-11-24
上传用户：zjc0413
当设计高速信号PCB或者复杂的PCB时，常常需要考虑信号的干扰和抗干扰的问题，也就是设计这样的PCB时，需要提高PCB的电磁兼容性。为了实现这个目的，除了在原理图设计时增加抗干扰的元件外，在设计PCB时也必须考虑这个问题，而最重要的实现手段之一就是使用高速信号布线的基本技巧和原则。 高速信号布线的基本技巧包括控制走线长度、蛇形布线、差分对布线和等长布线，使用这些基本的布线方法，可以大大提高高速信号的质量和电磁兼容性。下面分别介绍这些布线方法的设置和操作。
上传时间： 2013-11-08
上传用户：座山雕牛逼
印刷电路板（PCB）设计解决方案市场和技术领军企业Mentor Graphics（Mentor Graphics）宣布推出HyperLynx® PI（电源完整性）产品，满足业内高端设计者对于高性能电子产品的需求。HyperLynx PI产品不仅提供简单易学、操作便捷，又精确的分析，让团队成员能够设计可行的电源供应系统；同时缩短设计周期，减少原型生成、重复制造，也相应降低产品成本。随着当今各种高性能/高密度/高脚数集成电路的出现，传输系统的设计越来越需要工程师与布局设计人员的紧密合作，以确保能够透过众多PCB电源与接地结构，为IC提供纯净、充足的电力。配合先前推出的HyperLynx信号完整性（SI）分析和确认产品组件，Mentor Graphics目前为用户提供的高性能电子产品设计堪称业内最全面最具实用性的解决方案。“我们拥有非常高端的用户，受到高性能集成电路多重电压等级和电源要求的驱使，需要在一个单一的PCB中设计30余套电力供应结构。”Mentor Graphics副总裁兼系统设计事业部总经理Henry Potts表示。“上述结构的设计需要快速而准 确的直流压降(DC Power Drop)和电源杂讯(Power Noise)分析。拥有了精确的分析信息，电源与接地层结构和解藕电容数(de-coupling capacitor number)以及位置都可以决定，得以避免过于保守的设计和高昂的产品成本。”
上传时间： 2013-11-18
上传用户：362279997
信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信号完整性和缩短设计周期是非常必要的。在PCB 板子已焊接加工完毕后才发现信号质量问题和时序问题，是经费和产品研制时间的浪费。1.1 板上高速信号分析我们设计的是基于PowerPC 的主板，主要由处理器MPC755、北桥MPC107、北桥PowerSpanII、VME 桥CA91C142B 等一些电路组成，上面的高速信号如图2-1 所示。板上高速信号主要包括：时钟信号、60X 总线信号、L2 Cache 接口信号、Memory 接口信号、PCI 总线0 信号、PCI 总线1 信号、VME 总线信号。这些信号的布线需要特别注意。由于高速信号较多，布线前后对信号进行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真软件，它可以进行布线前仿真和布线后仿真。
上传时间： 2013-11-04
上传用户：herog3
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2013-10-07
上传用户：comer1123
Demonstration circuit 1562A is an engineering toolto design and evaluate the LTC699X-X family ofTimerBlox circuits. The center section of the boardcontains a pre-configured TimerBlox function.DC1562A comes in twelve timing function variationsas outlined in Table 1.Surrounding the center board is a ”playground”prototyping area. The prototyping area has padsfor Dip-8, S8, MS8, or S6 packages with breadboarding connections to each pin and two convenientpower buses and ground bus surrounding theentire area. This area is for conditioning signals tocontrol the timer function and for adding loads controlled in time.
上传时间： 2013-10-18
上传用户：如果你也听说
protel99电子线路图绘图工具.Protel99SE是Protel公司近10年来致力于Windows平台开发的最新结晶，能实现从电学概念设计到输出物理生产数据，以及这之间的所有分析、验证和设计数据管理。因而今天的Protel最新产品已不是单纯的PCB（印制电路板）设计工具，而是一个系统工具，覆盖了以PCB为核心的整个物理设计。 最新版本的Protel软件可以毫无障碍地读Orcad、Pads、Accel(PCAD)等知名EDA公司设计文件，以便用户顺利过渡到新的EDA平台。 Protel99 SE共分5个模块，分别是原理图设计、PCB设计（包含信号完整性分析）、自动布线器、原理图混合信号仿真、PLD设计。 以下介绍一些Protel99SE的部分最新功能： ◆可生成30多种格式的电气连接网络表； ◆强大的全局编辑功能； ◆在原理图中选择一级器件，PCB中同样的器件也将被选中； ◆同时运行原理图和PCB，在打开的原理图和PCB图间允许双向交叉查找元器件、引脚、网络 ◆既可以进行正向注释元器件标号（由原理图到PCB），也可以进行反向注释（由PCB到原理图），以保持电气原理图和PCB在设计上的一致性； ◆满足国际化设计要求（包括国标标题栏输出，GB4728国标库）； * 方便易用的数模混合仿真（兼容SPICE 3f5）； ◆支持用CUPL语言和原理图设计PLD，生成标准的JED下载文件； * PCB可设计32个信号层，16个电源-地层和16个机加工层； ◆强大的“规则驱动”设计环境，符合在线的和批处理的设计规则检查； ◆智能覆铜功能，覆铀可以自动重铺； ◆提供大量的工业化标准电路板做为设计模版； ◆放置汉字功能； ◆可以输入和输出DXF、DWG格式文件，实现和AutoCAD等软件的数据交换； ◆智能封装导航（对于建立复杂的PGA、BGA封装很有用）； ◆方便的打印预览功能，不用修改PCB文件就可以直接控制打印结果； ◆独特的3D显示可以在制板之前看到装配事物的效果； ◆强大的CAM处理使您轻松实现输出光绘文件、材料清单、钻孔文件、贴片机文件、测试点报告等； ◆经过充分验证的传输线特性和仿真精确计算的算法，信号完整性分析直接从PCB启动； ◆反射和串扰仿真的波形显示结果与便利的测量工具相结合； ◆专家导航帮您解决信号完整性问题。
上传时间： 2013-10-14
上传用户：hanwudadi
对于PADS 我也是很陌生的，最近为了工作需要所以也开始学习了，我在网上找了很多安装
上传时间： 2013-10-18
上传用户：heheh
PADS 2007 LOGIC中文教程 希望对大家有所帮助~~~
上传时间： 2013-10-14
上传用户：671145514
