如果课程对您有帮助，记得关注+三连击；如果您喜欢本课程，请推荐给您的同事或同学。本课程以产品标准和制造商的规格书为起点，分别介绍了如下内容：电感的定义和工作原理；电感器的分类；电感的关键参数；电感的原理图和封装；电感器的制造商；电感的关键特性；电感的常见问题。如果大家想看视频教程，请到B站搜索"lukougao",那里有您想要的知识。
上传时间： 2022-04-13
上传用户：XuVshu
如果课程对您有帮助，记得关注+三连击；如果您喜欢本课程，请推荐给您的同事或同学。本课程以产品标准和制造商的规格书为起点，分别介绍了如下内容：电容的定义和工作原理；电容器的分类；电容的关键参数；电容的原理图和封装；电容器的制造商；电容的关键特性；电容的常见问题。如果大家想看视频教程，请到B站搜索"lukougao",那里有您想要的知识。
标签： 电子元器件
上传时间： 2022-04-22
上传用户：kent
如果课程对您有帮助，记得关注+三连击；如果您喜欢本课程，请推荐给您的同事或同学。本课程以产品标准为起点，分别介绍了如下内容：电阻的定义；电阻的分类；电阻的关键参数；电阻的原理图和封装；电阻器的制造商；电阻的常见问题；电阻的失效分析。如果大家想看视频教程，请到B站搜索"lukougao",那里有您想要的知识。
上传时间： 2022-04-25
上传用户：
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
在PCB设计中经常会碰到一些棘手的问题，特别对于初学者来说，因此把常见问题加以汇总，希望对大家有用。
上传时间： 2013-10-15
上传用户：cange111
第八章 labview的编程技巧 本章介绍局部变量、全局变量、属性节点和其他一些有助于提高编程技巧的问题，恰当地运用这些技巧可以提高程序的质量。 ８．１ 局部变量 严格的语法尽管可以保证程序语言的严密性，但有时它也会带来一些使用上的不便。在labview这样的数据流式的语言中，将变量严格地分为控制器（Control）和指示器（Indicator），前者只能向外流出数据，后者只能接受流入的数据，反过来不行。在一般的代码式语言中，情况不是这样的。例如我们有变量a、b和c，只要需要我们可以将a的值赋给b，将b的值赋给c等等。前面所介绍的labview内容中，只有移位积存器即可输入又可输出。另外，一个变量在程序中可能要在多处用到，在图形语言中势必带来过多连线，这也是一件烦人的事。还有其他需要，因此labview引入了局部变量。
上传时间： 2013-10-27
上传用户：xieguodong1234
1.1 我如何决定使用那种整数类型？ 如果需要大数值(大于32, 767 或小于¡32, 767), 使用long 型。否则, 如果空间很重要(如有大数组或很多结构), 使用short 型。除此之外, 就使用int 型。如果严格定义的溢出特征很重要而负值无关紧要, 或者你希望在操作二进制位和字节时避免符号扩展的问题, 请使用对应的无符号类型。但是, 要注意在表达式中混用有符号和无符号值的情况。
上传时间： 2013-11-22
上传用户：ming529
在PCB设计中经常会碰到一些棘手的问题，特别对于初学者来说，因此把常见问题加以汇总，希望对大家有用。
上传时间： 2015-01-01
上传用户：水中浮云
Flexlm 介绍—常见EDA软件的license管理 大型工程软件如Ansys、Fluent、Unigraph、ProE等安装需要经过注册程序Flexlm才可以使用，而Flexlm中涉及到很多知识、技巧，也存在许多问题。本篇文章就是针对上述软件安装中的常见问题作一些探讨与解决。
标签： Flexlm Unigraph license Fluent
上传时间： 2014-10-14
上传用户：电子世界
做DSP最应该懂得157个问题，介绍了dsp开发中的常见问题及说明
上传时间： 2014-01-12
上传用户：1079836864
