eeworm.com VIP专区 单片机源码系列 48资源包含以下内容：1. 基于AVR的PCB板雕刻机的设计.zip2. SBC2440-III单板机.rar3. 基于8098单片机的SPWM变频调速系统.zip4. Keil C51库函数参考.zip5. 基于云计算的MCU开发.zip6. 基于单片机系统的(24,16)循环码编码、译码方案.zip7. C8051F020.pdf8. MiniSTM32开发板-定时器中断实验教程.zip9. 基于89C52的二极管特性测试器的设计.zip10. 基于HITAG读写芯片HTRC110的读写设备设计.zip11. Freescale MQX实时操作系统用户手册.zip12. 基于MSP430单片机的智能水位计设计.zip13. MAXX9257 MAX9258芯片可编程SerDes持续时间计算.pdf14. Freescale 系列单片机常用模块与综合系统设计.zip15. 基于AVR单片机的闭环控制系统.zip16. MICROTUNE推出高性能、低成本、超小型接收器芯片.rar17. 实时单片机通讯网络中的内存管理.zip18. Mini2440启动代码详解.zip19. 单片直接驱动数码管的计数器程序.zip20. 利用Virtex-6控制器提升DDR SDRAM的效率.zip21. Star-Hspice特征与应用.zip22. AVR单片机C语言实例书籍集合.zip23. 基于单片机和PSD的数制化电源.zip24. 基于PIC16F877A的混沌信号发生器的设计.zip25. 基于单片机的旋转编码器鉴相方法.zip26. CEPARK-AVR单片机教程LCD12232液晶显示实验.zip27. DS34S132(TDMoP)IC与其它TDMoP器件的互操作.pdf28. PIC单片机应用常见问答.rar29. 基于AVR的SD卡数据导出接口设计.zip30. PICmicro中档单片机系列参考手册(中文资料).rar31. 常用PIC系列单片机速查表.rar32. 基于PIC18F1320微控制器的信号采集系统.rar33. Microchip PIC系列单片机RS232通讯应用.rar34. 基于MT8880的一键拨号电话系统设计.rar35. Atmel AT89C系列单片机电路板设计指南.rar36. 基于单片机的颜色自适应识别电路.rar37. PIC单片机应用资料_很好的PIC单片机学习资料.rar38. 基于瑞萨电子微控制器的温度控制系统设计.rar39. 51单片机的靶机自动控制系统.rar40. 基于MSP430F1611单片机的音频信号分析仪设计.rar41. 基于MAX7219的LED数码显示驱动电路设计.rar42. ARM处理器的可定制MCU处理DSP算法.rar43. Broadcom推出全球第一个802.11n单芯片解决方案.rar44. 51单片机增量式PID控制算法.rar45. 基于PIC16C71的数字水温配制阀的设计.rar46. libxml编译教程.rar47. PROG430专业MSP430单片机编程器(USB)使用说明书.pdf48. 单片机开发高手之路.rar49. 单片机几种软件滤波程序示例.rar50. AVR常用库函数介绍.rar51. 基于AT89S52单片机的计算器设计.rar52. 单片机C语言控制电机星三角自动起动.rar53. 实用单片机系统MS3.21程序分析.rar54. 单片机C语言中LCD菜单的方法实现.rar55. PICkit单片机编程器用户指南.rar56. 单片机C语言编程中多位乘法运算问题探讨.rar57. 单片机解码红外遥控器.rar58. 高性能、低价格、支持JTAG仿真的ATMEGA16单片机.rar59. AVR单片机BASIC编程及开发.rar60. 单片机输出控制电路的制作.rar61. ARM7与MSP430单片机的区别.rar62. 基于单片机的数字化B超键盘设计.rar63. STC89C5X单片机“看门狗”原理、详细说明和演示程序.rar64. PROTEUS 51单片机的电路仿真方法.rar65. 通用1553B总线的信息监控系统.rar66. UC/OS-II系统在C8051F120单片机上的移植过程.doc67. 单片机综合设计原理下载.rar68. 单片机控制的铅酸蓄电池充电电源.rar69. 单片机通信系统中CRC算法与硬件环境编程的实现.rar70. ISP单片机实验板学习.rar71. 基于CH341A的USB串口通讯设计.rar72. 51单片机C语言实例浅析.rar73. 基于TLC1549的阀门开度仪设计.rar74. PIC单片机定时器模块应用.rar75. S7-300和M7-300可编程序控制器参考手册.rar76. 51端口的结构及工作原理.rar77. 反激式开关电源电子数据表格.rar78. 51单片机实现的RS485通讯程序.rar79. 搭建理想的手机芯片平台.pdf80. 单片机双工通信的校验方式.rar81. PIC单片机的RS232通讯程序.rar82. AVR单片机与串行AD的SPI接口设计.rar83. Delphi串口通信编程教程.rar84. 凌阳单片机开发资料.rar85. 用多处理器系统级芯片解决手机的多媒体任务需求.pdf86. 铁氧体PQ芯产品系列扩展.pdf87. DK4.1P-多功能数字卡拉OK处理器.pdf88. 飞思卡尔MC9S08AW60 最小系统设计与实现.rar89. 透过专利看微处理器的技术发展.pdf90. MC68HC08系列单片机原理与应用.rar91. C8051F单片机介绍.pdf92. 基于单片机控制的智能微波信号源发生器.rar93. 新一代超低功耗16位单片机TI MSP430系列.pdf94. 基于单片机的存储设备转储器.rar95. 芯片系统架构技术及开发平台研究之推动.pdf96. 基于C8051F020的自动测控LED节能照明系统.rar97. 基于单片机的新型节能日光灯系统设计.rar98. 单片微机系统测控技术设计集合.rar99. 基于PIC16C73的电子束焊机电视监视系统.rar100. 电子工程师基本知识结构.rar
标签： 电子技术
上传时间： 2013-07-21
上传用户：eeworm
专辑类-实用电子技术专辑-385册-3.609G jk-b交通信号控制机原理图-1.3M.zip
上传时间： 2013-08-02
上传用户：zhf1234
随着电子技术的快速发展，各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面，时钟同步技术都发挥着极其重要的作用，得到了广泛的推广。对于分布式采集系统来说，中心主站需要对来自于不同采集设备的采集数据进行汇总和分析，得到各个采集点对同一事件的采集时间差异，通过对该时间差异的分析，最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准，那么得到的各个采集时间差异就不能反映出实际情况，中心主站也无法准确地对事件进行分析和判断，甚至得出错误的结论。因此，时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术，锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高，抗干扰性强，但是由于需要专用的GPS接收机，若单纯使用GPS 授时技术做时钟同步，就需要在每个采集点安装接收机，成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术，输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大，适合传输的时间码，但是由于其时间精度低，不适合应用于高精度时钟同步的系统。基于上述分析，本文结合这三种常用技术，提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性，又具备IRIG-B时间码易传输和低成本的特性，为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T，通过对GPS芯片串行时间信息解码，获得准确的UTC时间，并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟，本论文采用了数模混合的锁相环技术，将GPS 接收芯片输出的高精度秒信号作为参考基准，生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分，将B 码的准时标志与GPS 秒信号同步，提高了IRIG-B 码的时间精度。在分布式采集系统中，IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一，节约了各点布设GPS 接收机的高昂成本。最后，通过PC104总线对时钟同步控制卡进行了数据读取和测试，通过实验结果的分析，提出了改进方案。实验表明，改进后的时钟同步控制方案具有很高的时钟同步精度，对时钟同步技术有着重大的推进意义！
上传时间： 2013-08-05
上传用户：lz4v4
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
便携式B型超声诊断仪具有无创伤、简便易行、相对价廉等优势，在临床中越来越得到广泛的应用。它将超声波技术、微电子技术、计算机技术、机械设计与制造及生物医学工程等技术融合在一起。开展该课题的研究对提高临床诊断能力和促进我国医疗事业的发展具有重要的意义。 便携式B型超声诊断仪由人机交互系统、探头、成像系统、显示系统构成。其基本工作过程是：首先人机交互系统接收到用户通过键盘或鼠标发出的命令，然后成像系统根据命令控制探头发射超声波，并对回波信号处理、合成图像，最后通过显示系统完成图像的显示。 成像系统作为便携式B型超声诊断仪的核心对图像质量有决定性影响，但以前研制的便携式B型超声诊断仪的成像系统在三个方面存在不足：第一、采用的是单片机控制步进电机，控制精度不高，导致成像系统采样不精确；第二、采用的数字扫描变换算法太粗糙，影响超声图像的分辨率；第三、它的CPU多采用的是51系列单片机，测量速度太慢，同时也不便于系统升级和扩展。 针对以上不足，提出了基于FPGA的B型超声成像系统解决方案，采用Altera公司的EP2C5Q208C8芯片实现了步进电机步距角的细分，使电机旋转更匀速，提高了采样精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA内实现数字扫描变换，提高了图像分辨率；人机交互系统采用S3C2410-AL作为CPU，改善了测量速度和系统的扩展性。 通过对系统硬件电路的设计、制作，软件的编写、调试，结果表明，本文所设计的便携式B型超声成像系统图像分辨率高、测量速度快、体积小、操作方便。本文所设计的便携式B型超声诊断仪可在野外作业和抢险（诸如地震、抗洪）中发挥作用，同时也可在乡村诊所中完成对相关疾病的诊断工作。
上传时间： 2013-05-18
上传用户：helmos
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
随着通信产业的发展，尤其是今年3G牌照的发放，视频业务在移动多媒体方面将会有更加重要的地位，所以在移动终端上实现支持高效视频编码标准的解码功能就成为一项非常有实际意义的工作。 H．264作为新一代的高压缩率的视频标准，凭借其较高的压缩率和优秀图像质量，使得H．264只要利用较小的空间就能存储更多的视频数据，在更低的网络带宽条件下提供更优质量的视频。然而高度的压缩必然付出较高的硬件代价。如何能完成视频良好解码并能节约硬件资源成为研究热点。 考虑到H．264视频编解码的计算复杂度，在硬件选择上一般比较注重高性能处理器的选择。计算目前主流的实现方式包括ASIC的专用集成芯片实现或者是DSP的软件实现。ARM处理器伴随技术的进步，尤其是对支持数字信号处理的功能加强后，在视频编解码领域的应用也越来越广泛。 本文以WindowsCE5．0和S3C2440A嵌入式平台作为H．264解码器的载体，研究的代码版本是t264-src-0．14，主要进行了以下几个方面的工作： 研究了H．264视频压缩标准和它的体系结构，尤其是对解码器部分进行了硬件要求的分析。 深入研究了WINCE5．0和ARM结合的平台特性，根据实际的硬件平台需要，定制了相应的操作系统。 完成了基于T264代码的解码库在WINCE5．0下的移植，并进行了相应的代码和算法的优化并完成了基于WINCE5．0操作系统下播放程序的编写。 通过实验数据证明，在基于单核的ARM芯片中，主要靠软件进行QCIF格式的H．264视频解码从而获得良好播放效果的方法是有效的。
上传时间： 2013-07-24
上传用户：myworkpost
论文的工作是基于“流媒体网络广播系统”项目。在调研和消化多套国内外相关实验平台系统的基础上，研究开发了基于ARM9处理器和嵌入式Linux操作系统的多功能实时计算机处理系统，并且根据实际需要构建了此系统的软硬件平台。流媒体网络广播系统是当前IT领域比较热门的前沿技术，正是因为这前沿技术使得实际构建出的系统功能强大、体积小、成本低、具有相当强的可扩展性，完全能够取代当前传统广播系统中广泛采用的模拟信号传输方式，同时也更好解决了以往这种结构带来的价格昂贵、体积庞大、系统利用率低等诸多劣势。 本文设计开发了基于AMR-Linux的流媒体网络广播平台，该系统基于SamsLlmgS3C2410处理器，采用嵌入式ARM-Linux操作系统，通过HTTP协议传输流媒体，利用MP3标准实现对音频的解码，从而支持流媒体网络广播功能。本论文设计了系统的软件部分，包括底层软件BootLoader、ARM-Linux操作系统、根文件系统、网卡的驱动程序等并提出了下一步工作的建议和设想。 基于ARM-Linux系统的软件设计方法是本论文的重点和难点，也是论文的核心内容。流媒体网络广播系统已经经过测试，实际的应用效果表明该系统是可行的也是可靠的，同传统的广播系统相比，体现出了明显的优势。
上传时间： 2013-05-29
上传用户：zhenyushaw
数字通信系统中，在实际信道上传输数字信号时，由于信道传输特性不理想及噪声的影响，接收端所收到的数字信号不可避免地会发生错误。为了减小误码率，提高接收质量，必须采用差错控制编码。对于数字视频通信系统这类高码率，高要求的系统，为了提供优良的图象质量，采用差错控制编码尤为重要。 本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的，提出了纠错编码结合交织技术的实现方案，即RS(204，188，8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利，在编码后可以保持传输流的帧结构和同步字节不改变，使接收端的同步捕获和同步跟踪成为可能。 本文首先简要介绍了差错控制技术，DVB-T系统，以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理，并提出了三类技术的硬件实现方案。其中，重点论述了RS码解码的硬件实现。将RS码解码分为四个模块：伴随式计算，BM迭代，钱搜索和错误值计算，分别讲述每个模块的电路设计方案并给出仿真结果。最后，将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中，按系统需要，加入了接口电路和速率控制的设计。
上传时间： 2013-04-24
上传用户：gcs333
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化.这些技术的采用大大的提高了RS编/解码器的效率,节省了RS编/解码器所占用资源.
上传时间： 2013-08-05
上传用户：BOBOniu
