ap6255驱动ap6255是一款支持蓝牙BT4.2+WiFi支持11ac双频的蓝牙11ac双频WiFi二合一模块，采用博通BCM43455方案，支持Win10/Android操作系统；ap6255无线模块符合IEEE802.11 a/b/g/n/ac标准，能在802.11ac单流下实现433.3Mbps的速率连接到无线局域网。综合mODULE提供了用于蓝牙的wifi、UART/PCM接口的SDIO接口。该紧凑模块是WiFi+BT技术的组合的总解决方案。本模块专为智能手机和便携式设备开发。AP6255特性：IEEE802.11a/b/g/n/ac双频虚拟同步双频无线电单流空间复用高达433.3 mbps的数据速率支持20，40，80兆赫频道的可选SGI(256 QAM调制)带集成Class1PA和低能量(BLE)支持的蓝牙v4.0+EDR并发蓝牙和WLAN操作单天线同时接收BT/WLAN支持标准SDIOV3.0，并与SDIOv2.0主机接口向后兼容:SDIOV3.0（4位）-在SDR104模式下最高可达208MHz时钟速率BT主机数字接口：-UART(高达4 Mbps)成的模具解决方案ECI-增强的共存支持、协调WLAN接收的BTSCO传输的能力
上传时间： 2022-05-20
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（72）资源包含以下内容：1. STC89C58RD+ FLASH-ISP-IAP.2. c51programe的程序可能有你想要的.3. ARM和CPLD的JTAG的原理图.4. MIPS Assembly Language Programming.5. 一个已经在使用的16位DAC8830的源码,有用的,欢迎下载.6. C51-CPLD联合开发板的原理图。以调试通过.7. 美国豪威OmniVision生产的COMS SENSOR 读写程序.8. 2232接收 232接收 232接收.9. minigui实例源代码.10. 本程序使用一个定时器和任意的2个I/O口模拟一个串口通信。可以直接调用。.11. 仿真实例大集合收集的仿真实例免费为大家提供.12. 仿真实例大集合收集的仿真实例免费为大家提供.13. 仿真实例大集合收集的仿真实例免费为大家提供.14. 8051AD,use keil to program this code..15. 51DEVTest use keil to program this code..16. beep use keil to program this code..17. use keil to program this code..18. use keil to program this code..19. 适合KS8695X.20. KS8695的无线部分.21. ks8695的SOHO应用中的tftp部分.22. ks8695 SOHO应用中的iptable.23. 也是ks8695 soho中的文件.24. 此程序为ds18b20温度采集芯片的keil c 程序没有加入显示的部分,但已调试过.可用.25. 红外模块的控制程序实现.26. 模数转换模块ad7416的控制程序.27. 利用keil 51实现温湿度模块的控制程序.28. 一些关于Nios II学习的好资料.29. 文档中给出了使用VHDL编写的频率的精确测量方法的代码,同时还有cPLD与e2rom等的接口代码.30. c程序开发嵌入式工程模板,适用于进行arm7开发.在s3c44b0x进行开发时,需要包含必要的库文件,初始化文件等,这些文件为公共码,不需修改,用户只需在模板中编写main.c.31. MARS-7128-S CPLD开发板VHDL 源码.32. c51 uc/os源程序.33. ZigBee技术手册.34. 8051工作于11.0592MHZ,RAM扩展为128KB的628128,FlashRom扩展为128KB的AT29C010A 128KB的RAM分成4个区(Bank) 地址分配为0x0000-0.35. 用CPLD实现NAND FLASH接口的VHDL源码.36. 音频编解码芯片 LM4930的测试程序.37. 串行通信源程序.38. UC/OS2 的源码 北航大学出版社的那个版本 邵贝贝翻译的.39. CPLD/FPGA设计中的时钟应用讲解 及其实例.40. 本程序实现了7279键盘驱动芯片的使用和金鹏公司生产的液晶显示功能.
上传时间： 2013-06-01
上传用户：eeworm
VIP专区-嵌入式/单片机编程源码精选合集系列（91）资源包含以下内容：1. 非常 好用的模拟选通开关.2. 移植到ARM s3c2410平台的g722音频编解码库和测试程序。.3. ACM-12864汉字液晶显示驱动程序.4. A MPEG4 encoder, suit for ARM decode IP camera solution.5. Chipcon RF chip, CC1020 参考设计..6. TFT屏LTV350QV-F04的程序.7. RD800读卡器开发包.8. 0781@52RD_Qt嵌入式图形开发（入门篇.9. 新建文件夹!!!!!!!数电大实验!!!!!!!!!!2001介绍.10. 饮水机测温度原代码 用汇编语言写超过温度可以报警.11. 用C语言写的键盘扫描可以实现加减盛除的功能的计算器上面有电路图.12. 用C语言写的电子时钟可以准确的读出时间和进行时间小时分钟秒的设置.13. 这是要S3C2440的详细资料.14. Ｓ３Ｃ２４１０ ＢＳＰ 开发板Ｓ３Ｃ２４１０ 的板极支持包.15. 嵌入式软件软件方面的一本书。英文版.16. 等概率二进制码,循环码,跳频码,PPM-TH调制器,脉冲形成器,PPM-TH信号发送器。.17. Tiny printf function for embedded programming.18. 控制东西南北交通灯,非常有用!可以实现!.19. 嵌入式系统 —基于32位微处理器与实时操作系统 2006年春季 北京航空航天大学计算机学院.20. 基于SystemView 的AM调幅系统调制解调.21. 基于CPLD的交通灯系统设计.22. 很有用的哦!这是一个有关于发射电路的全部电路!.23. 基于T6963C的LCD液晶显示的实现.doc发表在《自动化技术与应用》的软件设计文章.24. 使用硬件I2C对E2PROM进行操作.25. 网上下的848主板的电路图 希望对大家有用.26. 详细解释了vsftpd的设置等方面的内容.27. 居与ARM9的最小文件系统.28. 将模拟温度传感器与数字转换接口电路集成在一起.29. 240128a液晶 详细技术手册（中文）.30. hgo12864a液晶 详细技术手册 中文.31. 关于嵌入式C语言的一些精华资料.32. emc的实战实例,注释很详细的.一定对大家有帮助. 1 of 5.33. emc的实战例子 2 of 5 注释很详细,相信对大家一定有很大帮助..34. emc的实战例子 3 of 5 注释很详细,相信对大家一定有很大帮助..35. emc的实战例子 4 of 5 注释很详细,相信对大家一定有很大帮助..36. emc的实战例子 5 of 5 注释很详细,相信对大家一定有很大帮助..37. 这里有一个"EDA技术基础_第1章",谢谢大家支持!.38. 这是一篇课件_EDA技术基础_第2章 希望大家支持!.39. 这里接着是"EDA技术基础_第3章",谢谢大家支持!.40. 这里接下来是"EDA技术基础_第4章" 谢谢大家!.
上传时间： 2013-07-05
上传用户：eeworm
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词：ADC测试；并行；参数评估；FPGA；FFT
上传时间： 2013-07-11
上传用户：tdyoung
在图像处理、数据传输、雷达接收等现代信号处理领域，对信号处理的稳定性、实时性和灵活性都有很高的要求。FIR数字滤波器因其线性相位特性满足了现代信号处理领域对滤波器的高性能要求，成为应用最广泛的数字滤波器之一。高密度的FPGA兼顾实时性和灵活性，为FIR数字滤波器的实现提供了强大的硬件支持。 现今FIR数字滤波器的FPGA实现方法中最常用的是基于DA的实现方法和基于CSD编码的实现方法，本文对这两种实现方法进行了深入的探讨，并进行了一定的改进。本论文所做的主要工作和创新如下： 1、对FIR数字滤波器的硬件实现方法进行了理论研究，其中着重对并行FIR数字滤波器的实现方法进行了深入探讨并提出了一个改进的实现方法：基于CSD-DA的改进实现方法。这个实现方法在一定情况下比单纯的基于CSD编码的实现方法和基于DA的实现方法都要节约芯片面积。 2、经过电路建模和数学推导提出了“CSD-DA择优比较法”。该比较法可以从基于CSD编码的实现方法、基于DA的实现方法以及基于CSD-DA的改进实现方法中较精确的选择出最佳实现方法。 3、用Cyclone EPEC6Q240C8芯片和音频编解码芯片TLV320AIC23B实现了一个可以滤除音频信号中高频噪声的音频FIR数字低通滤波器。
上传时间： 2013-06-07
上传用户：zhangyi99104144
随着人们对于高速无线数据业务的急切需求以及新的无线通信技术的发展，频谱资源匮乏问题日益严重。无线频谱的紧缺已经成为限制无线通信与服务应用持续发展的瓶颈。认知无线电技术(Cognitive Radio)改变了传统的固定频谱分配方式，它以频谱利用的高效性为目标，允许非授权用户择机利用授权用户的频谱空洞传输数据，以此来解决无线频谱资源短缺的问题。它是具有自主寻找和使用空闲频谱资源能力的智能无线电技术。本文的目标是在基于FPGA+DSP的系统硬件平台上，以软件编程的方式实现认知无线电数据传输的功能。 软件无线电是实现认知无线电的理想平台。本文首先阐述了软件无线电的基本工作原理及关键技术途径，对多速率信号处理中的内插和抽取、带通采样、数字下变频、滤波等技术进行了分析与探讨，为设计多速率调制解调系统提供了理论基础。然后针对软件无线电的要求给出了基于FPFA+DSP的系统设计硬件框图，并对其中的部分硬件(FPGA、AD9857、AD9235)做了简要的描述并给出其初始化过程。在理解基本概念和原理的基础上，详细论述了在系统硬件设计平台上实现的π/4-DQPSK、8PSK、16QAM调制解调技术。本文给出了调制解调系统实现方案中的各个功能模块(差分编、解码，加同步头、内插和成形滤波，下变频，系统同步等)具体的设计方案和通过硬件编程实现了板级的仿真和最后的硬件实现，并对其中得到的数据进行分析，进一步验证方案的可行性。最后介绍了通信板同频谱感知板协同工作原理，依据频谱感知板获取的各个信道状况自适应的选择π/4-DQPSK、8PSK、16QAM调制解调方式并在FPGA上实现了其中部分功能。
上传时间： 2013-05-30
上传用户：fywz
利用ARM处理器开发处理音频信号的设备很多，如移动电话、MD(MiniDisc)，DVD播放器、MP3音频译码器等；同样，基于ARM处理器的网络设备也很多，如网络调制解调器、网络电脑、因特网设备等。但利用ARM处理器把语音处理和网络通信功能结合起来无疑是一种新的尝试，它的设计成功会给网络留言技术的开发提供一种新的思路。 本文通过一个ARM9芯片S3C2410作为处理器的嵌入式语音采集系统，详细阐述了嵌入式系统的设计与开发过程，其中包括： 交叉编译环境的搭建：交叉编译环境是嵌入式开发工具的集合，搭建该环境就是在系统中编译安装开发工具链。 操作系统内核的移植：这是嵌入式开发的主要单元之一，移植内核主要是对内核进行重新配置，使它符合特定系统的需要，然后重新编译生成可执行的内核镜像文件。 文件系统的移植：文件系统是操作系统对数据进行管理的有效和必要的助手。移植文件系统包括制作文件系统镜像、在Flash上为文件系统分配存储空间以及文件系统与嵌入式操作系统的有效配合。 驱动程序的设计：驱动是操作系统与硬件沟通的桥梁，驱动设计就是编写具体硬件的读写控制函数并向操作系统提供统一的接口。 本文更着重于介绍实际开发中使用的技术以及遇到的问题和解决方法。在第4章中结合语音芯片UDA1341TS阐述了语音数据的采集与处理；结合网卡控制芯片CS8900A阐述了网络通信和网卡的驱动，以及网络开发中遇到的问题和解决方法。
上传时间： 2013-07-11
上传用户：luopoguixiong
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构和交织算法。然后重点分析了MAP译码算法，Log-MAP译码算法和：Max-Log-MAP译码算法，并对三种译码算法进行了详细的理论推导和计算复杂度的定量分析比较，对影响Turbo码译码性能的主要因素进行了MATLB仿真分析。 论文在深入分析比较上述三种译码算法的基础之上，选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和基于3GPP标准的Turbo码译码器的内交织的FPGA设计进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了功能时序验证和FPGA定点仿真测试。
上传时间： 2013-07-09
上传用户：caixiaoxu26
1993年，Turbo码的提出，以其接近Shannon极限的优异的性能在编码界引起了轰动，并成为研究的热点。随着研究的不断深入和技术的发展，目前，Turbo码已经应用到很多实际通信系统中。同时，如何实现Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码编译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法，Log-MAP译码算法和Max-Log-MAP译码算法，接着仔细分析了对系统性能影响的各个参数并逐一进行选择，最后对各个选择的系统进行仿真，对仿真的结果进行比较论证，确定满足系统性能要求的各个参数。 论文在系统仿真分析论证的基础之上，进行了Turbo码编码器的设计实现和硬件测试，选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现和硬件测试。最后完成整个通信系统的搭建和调试。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和译码的时序控制进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了时序功能验证和FPGA定点仿真测试。
上传时间： 2013-05-30
上传用户：www240697738
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
上传时间： 2013-06-07
上传用户：gps6888
