该文进行的设计作为数控系统大课题中的一个子课题,主要研究利用PCI总线来实现对外围IO的操作,硬件上包括设计一块PCI接口卡并测试通过,软件上实现了PCI接口卡在Linux下的驱动和用软PLC来实现对外围IO的操作.该文在比较几种微机总线的基础上,为了实现数控系统高速、高精度、低功耗的要求,采用PCI总线进行设计.随着可编程逻辑器件的发展,为在一片PLD芯片内实现复杂的逻辑控制提供了条件.该文在综合比较开发PCI卡的几种方法的基础上,选择了使用FPGA来实现PCI接口卡设计.用VHDL语言对FPGA编程,采用模块化的设计方法进行设计,用状态机来控制PCI逻辑的时序.设计首先在EDA软件上仿真通过后,制作成PCI板卡并在现场调试通过.为方便所设计的PCI卡在数控系统及其它系统中应用,该文设计了PCI卡在Linux下的设备驱动程序,主要包括设备的注册与注销、与Linux内核的接口、相关的入口函数、驱动程序的编码、编译、加载与卸载等,并编写了相应的测试代码,在Linux环境下调试通过.为了解决数控系统中PLC的应用问题,该文还设计了PCI卡在软PLC中的应用.采用的软PLC软件是Linux下的MatPLC软件.在详细讨论MatPLC工作原理的基础上,设计了一个输入模块、一个输出模块和一个MatPLC配置文件.输入模块通过驱动程序从PCI卡中读取数据,传送到MatPLC内核的全局变量中,输出模块从内核全局变量读取数据并进行逻辑运算,再输出到PCI卡.将他们编译通过,并进行测试,最终实现软PLC对外围IO端口的读写.该论文受到广东省科技攻关项目[2002A1040402]、广东省科技攻关项目[2003C101002]、广州市重大科技攻关计划[2002Z1-D0051]的资助.
上传时间： 2013-07-18
上传用户：szchen2006
随着星载电子系统复杂度、小型化需求的提高，SoC已经成为应对未来星载电子系统设计需求的解决途径。为了简化设计流程并且提高部件的可重用性，在目前的SoC设计中引入了称之为平台的体系结构模板，用它来描述采用已有的标准核来开发SoC的方法。在星载电子系统中常用部件的分类设计，最终建立一个包括多种功能部件，互连部件和处理部件的设计平台，从而有效的提高星载电子系统的设计能力。在当前NASA和ESA的空间应用中，PCI总线广泛作为背板总线和局部总线，有鉴于此，本研究选择PCI总线作为星载电子系统设计平台要提供的一个互连部件对其进行设计。 针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL级的描述。 在该课题的研究中，采用了目前集成电路设计中常见的自顶向下设计方法，使用硬件描述语言Verilog HDL对其进行描述，重点分析了PCI总线设备控制器的设计。以PCI总线协议的分析和理解为基础，对PCI总线设备控制器进行了功能分析和结构划分。根据PCI总线设备控制器的功能和结构划分，对PCI总线目标设备控制器的设计思路和各个子模块电路的设计和实现进行了详细的分析阐述，并且通过编写测试激励程序完成了功能仿真。应用FPGA作为物理验证和实现载体，进行了面向FPGA的电路综合，进行了布局布线后的时序仿真，证明所实现的PCI目标设备控制器符合基本功能要求，在以上基础上完成了PCI目标设备控制器的FPGA实现。通过这整个论文的工作，按照设计、仿真、综合验证及布局布线的步骤，完成了PCI总线目标设备控制器IP软核的设计。
上传时间： 2013-06-07
上传用户：tccc
在信道编码的发展进程中，编码研究人员一直致力于追寻性能尽可能的接近Shannon极限，且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码，这种码在接近香农极限的低信噪比下仍能够获得较低的误码率，它的出现在编码界引起了广泛的关注，并成为编码研究领域最新的发展方向之一。但Turbo码也有其缺点，由于交织器的存在，致使译码复杂度高，译码时延长且因为低码重码字，存在错误平台现象。在Turbo码的基础上，1994年，Pyndiah等提出了Turbo乘积码，Turbo乘积码继承了Turbo码的优点，又因为Turbo乘积码的构造采用了线性分组码，所以译码方法比Turbo码简单。Turbo乘积码近年来开始被广泛到应用到各种通信场合，大有取代传统的卷积码之势。 本文首先围绕Turbo乘积码的编译码原理，阐述了涉及到的基础知识；又据Turbo乘积码目前的应用状况，回顾了Turbo码的发展历史；其次，根据Turbo乘积码的构造原理，探讨了构造的方法，交织类型，子码的选择及子码的性能；再次，研究了Turbo乘积码的概率译码，基于外信息的迭代算法，研究了Chase的译码算法；最后通过软件仿真实现了该迭代译码算法，得到的结果达到了通信接收的要求。 本文还初步的阐述了Turbo乘积码硬件实现系统的设计方案。据实际工作中碰到的非标准信号，给出了整体模块设计图，及相应模块的功能和模块问连接的各种参数。并实现了模态下的同步搜索和去除相位模糊功能。最后根据研究中碰到的各种问题，提出了下一步工作建议和研究方向。
上传时间： 2013-07-02
上传用户：ndyyliu
数字滤波作为数字信号处理技术的重要组成部分，广泛应用于诸如信号分离、恢复、整形等多种场合中，本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化，主要完成的工作如下: (1)以FIR滤波器的基本理论为依据，研究适应工程实际的数字滤波器的设计方法： (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上，分析了利用FPGA特有的查找表结构完成这一运算的方法，从而解决了常系数乘法运算硬件实现的问题； (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法，采用层次化、模块化、参数化的设计思想，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计； (4)设计参数可调的FIR低通滤波器的硬件电路：以EPFlK50TCl44-l为核心，包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号，进行了实际滤波效果的测试。 实验系统的测试结果表明，和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。
上传时间： 2013-07-19
上传用户：sjyy1001
cadence 15.7安装步骤及方法安装步骤： 1、 证书生成 a、双击Crack->keygen.exe， b、HO
上传时间： 2013-07-26
上传用户：xoxoliguozhi
本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-18
上传用户：hbsunhui
本论文重点分析了PCI总线接口的设计.对PCI总线协议的分析理解是进行PCI总线接口设计的前提,而对PCI总线接口的功能分析和结构划分是设计的关键.本文在理解协议的基础上,对PCI总线接口的整体设计和子模块的划分以及Verilog实现进行了详细的分析和阐述,并编写测试激励程序完成功能仿真,最后通过PCB试验板进行了测试.我们设计了DMA控制器作为PCI总线接口板的应用,对DMA的Top层结构和各个子模块及其与PCI总线的接口等都做了详细的划分.论文中FIFO的实现也做了详细的描述.但由于时间的限制,代码的编写和仿真还没完成.这也是本项目需要进一步完善的地方.
上传时间： 2013-06-12
上传用户：lizhizheng88
本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。 本文的创新之处在于,针对FPGA的内部结构提出了一种新的累加度量RAM的组织形式，大大节省了嵌入式RAM块；提出了一种新的累加度量值的归一化办法；此外还给出了用Matlab建模得到软判决信息辅助仿真工具进行电路仿真的方法，大大提高了仿真的速度。 所设计的(2，1，7)连续型5比特软判决译码器已经应用于某型号接收机，经受了实际应用的考验产生了巨大的经济效益。
上传时间： 2013-04-24
上传用户：waizhang
远程控制的目的旨在突破地域和环境上的限制，对现场设备的运行状态及各种参数进行远程监控。尤其是在现场设备分布离散、工作环境恶劣等情况下，远程控制技术的采用实现了跨地域的集中控制，节省了人力物力，降低了生产成本，提高了生产率和经济效益。 本文采用ARM7TDMI系列S3C44BOX嵌入式微处理器和μC/OS—Ⅱ作为系统开发平台，研究并完成了操作系统的移植、应用程序的编写和系统的集成测试。在充分理解μC/OS—Ⅱ文件体系结构和移植条件的基础上，移植了OS_CPU.H、OS_CPU_AASM和OS_CPU_C.C三个文件。自定义了手机短信的通信格式。应用程序的编写完成了对串口信息的监测、读写、分析与执行。根据系统功能制定需要被操作系统调度的任务及任务优先级。系统调试主要分为两个步骤，先于宿主机上脱机调试程序代码，成功后通过JTAG端口下载到目标机上进行在线调试。 本文将移动通信技术和嵌入式技术结合起来应用到远程控制系统中。凭借SMS短消息业务所具有的操作简便、收费低廉、可靠性高等特点来发送对远程设备的监控指令；嵌入式实时操作系统的移植则更好地实现了对监控指令的分析与执行，提高了系统的执行效率。
上传时间： 2013-06-25
上传用户：Poppy
在工业生产中，二次自动化仪表是构成自动化系统的基本单元之一。我国的单元仪表己基本完成由电动Ⅲ型仪表向基于八位或十六位单片机为基础设计的数字化仪表的转换。由于常规单片机资源的限制，以单片机为基础设计的单元仪表基本上还是在功能上替代电动Ⅲ型仪表，并按电动Ⅲ型功能进行分类。这样造成国内自动化仪表生产厂家生产的二次数字化仪表品种繁杂，标准难以统一，设计随意性大。因此带来如下现实问题： 1．自动化系统设计单位的仪表选型、系统调试、使用中操作、维修和系统的功能优化及备件的准备非常的不方便： 2．仪表生产厂家的批量生产困难，产品质量的提高及成本的节约不利： 3．国内现在自动化仪表厂家数量众多，但都无法形成规模生产，质量不佳，而国外进口的二次仪表往往依附于特定的集散系统，也存在标准不统一，难以灵活替换的问题，且价格昂贵。 自动化系统设计、生产及应用迫切需要一种使用方便、通用性强的智能型二次仪表，以解决上述问题，改变传统设计、生产及应用方式，这将是未来自动化仪表的发展趋势，也就是本课题的努力方向。 本论文正是针对上述问题，以设计出一种可灵活组态的通用智能型二次仪表为研究对象，在深入分析国内主流仪表厂家的仪表操作方式和仪表功能的基础上，合理地进行软硬件设计，为在同一硬件平台下实现多种仪表的功能进行了创新性和探索性研究。主要内容为： 1．各种常规二次仪表功能、标准、接线、操作习惯及结构方式的归类分析； 2．多信号多量程的柔性测量方法研究； 3．系统整机设计以及系统可靠性设计； 4．u-boot的向ARM的移植、uClinux向ARM的移植、uClinux下的通用组态软件设计。 本文设计了一种以三星公司的ARM7TDMI系列处理器S3C44BOX为核心，辅以外围电路，实现同一硬件平台下多种仪表的功能，并成功制作了样品系统。 本文所讨论的基于$3C44BOX和uClinux的智能仪表系统的开发技术同样适用于其它项目的开发，对其它嵌入式的应用系统开发有重要的参考价值。
上传时间： 2013-05-16
上传用户：jjq719719
