基于1553B总线的接口设计与实现这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-30
上传用户：slq1234567890
1553b的编解码源程序 和仿真程序
上传时间： 2022-06-25
上传用户：
1553B编解码程序，Verilog描述.rar 1553B编解码程序，Verilog描述.rar
标签： verilog
上传时间： 2022-06-27
上传用户：ttalli
电子元器件抗ESD技术讲义:引 言 4 第1 章 电子元器件抗ESD损伤的基础知识 5 1.1 静电和静电放电的定义和特点 5 1.2 对静电认识的发展历史 6 1.3 静电的产生 6 1.3.1 摩擦产生静电 7 1.3.2 感应产生静电 8 1.3.3 静电荷 8 1.3.4 静电势 8 1.3.5 影响静电产生和大小的因素 9 1.4 静电的来源 10 1.4.1 人体静电 10 1.4.2 仪器和设备的静电 11 1.4.3 器件本身的静电 11 1.4.4 其它静电来源 12 1.5 静电放电的三种模式 12 1.5.1 带电人体的放电模式(HBM) 12 1.5.2 带电机器的放电模式（MM） 13 1.5.3 充电器件的放电模型 13 1.6 静电放电失效 15 1.6.1 失效模式 15 1.6.2 失效机理 15 第2章 制造过程的防静电损伤技术 2.1 静电防护的作用和意义 2.1.1 多数电子元器件是静电敏感器件 2.1.2 静电对电子行业造成的损失很大 2.1.3 国内外企业的状况 2.2 静电对电子产品的损害 2.2.1 静电损害的形式 2.2.2 静电损害的特点 2.2.3 可能产生静电损害的制造过程 2.3 静电防护的目的和总的原则 2.3.1 目的和原则 2.3.2 基本思路和技术途径 2.4 静电防护材料 2.4.1 与静电防护材料有关的基本概念 2.4.2 静电防护材料的主要参数 2.5 静电防护器材 2.5.1 防静电材料的制品 2.5.2 静电消除器（消电器、电中和器或离子平衡器） 2.6 静电防护的具体措施 2.6.1 建立静电安全工作区 2.6.2 包装、运送和存储工程的防静电措施 2.6.3 静电检测 2.6.4 静电防护的管理工作 第3章 抗静电检测及分析技术 3.1 抗静电检测的作用和意义 3.2 静电放电的标准波形 3.3 抗ESD检测标准 3.3.1 电子元器件静电放电灵敏度（ESDS）检测及分类的常用标准 3.3.2 标准试验方法的主要内容（以MIL-STD-883E 方法3015.7为例） 3.4 实际ESD检测的结果统计及分析 3.4.1 试验条件 3.4.2 ESD评价试验结果分析 3.5 关于ESD检测中经常遇到的一些问题 3.6 ESD损伤的失效定位分析技术 3.6.1 端口I－V特性检测 3.6.2 光学显微观察 3.6.3 扫描电镜分析 3.6.4 液晶分析 3.6.5 光辐射显微分析技术 3.6.6 分层剥离技术 3.6.7 小结 3.7 ESD和EOS的判别方法讨论 3.7.1 概念 3.7.2 ESD和EOS对器件损伤的分析判别方法 第4 章 电子元器件抗ESD设计技术 4.1 元器件抗ESD设计基础 4.1.1抗ESD过电流热失效设计基础 4.1.2抗场感应ESD失效设计基础 4.2元器件基本抗ESD保护电路 4.2.1基本抗静电保护电路 4.2.2对抗静电保护电路的基本要求 4.2.3 混合电路抗静电保护电路的考虑 4.2.4防静电保护元器件 4.3 CMOS电路ESD失效模式和机理 4.4 CMOS电路ESD可靠性设计策略 4.4.1 设计保护电路转移ESD大电流。 4.4.2 使输入/输出晶体管自身的ESD阈值达到最大。 4.5 CMOS电路基本ESD保护电路的设计 4.5.1 基本ESD保护电路单元 4.5.2 CMOS电路基本ESD保护电路 4.5.3 ESD设计的辅助工具－TLP测试 4.5.4 CMOS电路ESD保护设计方法 4.5.5 CMOS电路ESD保护电路示例 4.6 工艺控制和管理
上传时间： 2013-07-13
上传用户：2404
随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度和多路复接的方法.设计中,用VHDL语言对高速复接器进行行为级建模,为了验证这个模型,首先使用软件进行仿真,通过编写testbench程序模拟FIFO的动作特点,对程序输入信号进行仿真,在软件逻辑仿真取得预期结果后,继续设计硬件电路,设计出的实际电路实现了将来自两个不同速率的信源数据(1394总线数据和1553B总线数据)复接成一路符合CCSDS协议的位流业务数据.在实验调试中对FPGA的输出数据进行检验,同时对设计方法进行验证.验证结果完全符合设计目标.应用硬件可编程逻辑芯片FPGA设计高速复接器,大幅度提高了数据的复接速率,可应用于未来的星载高速数据系统中,能够完成在轨系统的数据复接任务.
上传时间： 2013-07-17
上传用户：wfl_yy
在绘制USB电源线、信号地和保护地时，应注意以下几点： ①USB插座的1、2、3、4脚应在信号地的包围范围内，而不是在保护地的包围范围 内。 ②USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。 ③电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。 ④电源层要比信号地层内缩20D，D为电源层与信号地层之间的距离。 ⑤如果差分线所在层的信号地需要大面积覆铜，注意信号地与差分线之间要保证 35 mil以上的间距，以免覆铜后降低差分线的阻抗。
上传时间： 2013-04-24
上传用户：LCMayDay
·《总线资料汇编》PDF版 目录如下:[总线资料汇编].1149.1[总线资料汇编].1394[总线资料汇编].1553b[总线资料汇编].1760[总线资料汇编].1773[总线资料汇编].422485[总线资料汇编].AGP[总线资料汇编].ARINC429[总线资料汇编].CAN[总线资料汇编].handbook[总线资料汇编].i2c[总线资料汇编].isa[总线资料汇编].pci[总线资料
上传时间： 2013-05-30
上传用户：Avoid98
CAM350软件的学习笔记目录1. CAM3501. 一. Gerber知识2. 二.CAM3503. 三.CAM350操作4. 附录Gerber知识l Gerber 文件的格式包括：¡ RS-274-X （常用）¡ RS-274-D （常用）¡ RS-274¡ Fire 9000¡ Mda 9000¡ Barco DPFl 标准的gerber file 格式可分为RS-274 与RS-274X 两种，其不同在于：¡ RS-274 格式的gerber file 与aperture 是分开的不同文件。¡ RS-274X 格式的aperture 是整合在gerber file 中的，因此不需要aperture文件(即，内含D 码)。PCB生成Gerber最好就是选用RS-274x格式，既标准，又兼容性高。l 数据格式：整数位+小数位 。常用：¡ 3：3（公制，整数3 位，小数3 位）¡ 2：4（英制，整数2 位，小数4 位）¡ 2：3（英制，整数2 位，小数3 位）¡ 3：3（英制，整数3 位，小数3 位）l 前导零、后导零和不导零：¡ 例：025690 前导零后变为：25690 (Leading)¡ 025690 后导零后变为：02569 (Trailing)¡ 025690 不导零后变为：025690 (None)l 单位：¡ METRIC（mm）¡ ENGLISH（inch or mil）l 单位换算：¡ 1 inch ＝ 1000 mil ＝ 2.54 cm ＝ 25.4 mm¡ 1 mm ＝ 0.03937 inch ＝ 39.37 mill GERBER 格式的数据特点：
上传时间： 2013-10-19
上传用户：wayne595
PCB线宽和电流关系公式 先计算Track的截面积，大部分PCB的铜箔厚度为35um（即 1oz）它乘上线宽就是截面积，注意换算成平方毫米。 有一个电流密度经验值，为15~25安培/平方毫米。把它称上截面积就得到通流容量。 I=KT（0.44）A（0.75）， 括号里面是指数， K为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048 T为最大温升，单位为摄氏度（铜的熔点是1060℃） A为覆铜截面积，单位为square mil. I为容许的最大电流，单位为安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍数关系，与公式不符 ？
上传时间： 2013-10-11
上传用户：ls530720646
PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电流（导线厚50um，允许温升10℃）导线宽度（Mil） 导线电流（A） 其中:K 为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048；T 为最大温升，单位为℃;A 为覆铜线的截面积，单位为mil（不是mm，注意）；I 为允许的最大电流，单位是A。电磁抗干扰原则电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。一、 通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下：1、 正确的单点和多点接地在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ 时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。2、 数字地与模拟地分开若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL 电路的噪声容限为0.4~0.6V，CMOS 电路的噪声容限为电源电压的0.3~0.45 倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。3、 接地线应尽量加粗若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm 以上。4、 接地线构成闭环路只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。二、 配置退藕电容PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：?电电源的输入端跨½10~100uf的的电解电容器，如果印制电路板的位置允许，采Ó100uf以以上的电解电容器抗干扰效果会更好¡���?原原则上每个集成电路芯片都应布置一¸0.01uf~`0.1uf的的瓷片电容，如遇印制板空隙不够，可Ã4~8个个芯片布置一¸1~10uf的的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。���?对对于抗噪能力弱、关断时电源变化大的器件，ÈRA、¡ROM存存储器件，应在芯片的电源线和地线之间直接接入退藕电容¡���?电电容引线不能太长，尤其是高频旁路电容不能有引线¡三¡过过孔设¼在高ËPCB设设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到£���?从从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如¶6- 10层层的内存模¿PCB设设计来说，选Ó10/20mi（（钻¿焊焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使Ó8/18Mil的的过孔。在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径µ6倍倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗¡���?使使用较薄µPCB板板有利于减小过孔的两种寄生参数¡���? PCB板板上的信号走线尽量不换层，即尽量不要使用不必要的过孔¡���?电电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好¡���?在在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地过孔¡四¡降降低噪声与电磁干扰的一些经Ñ?能能用低速芯片就不用高速的，高速芯片用在关键地方¡?可可用串一个电阻的方法，降低控制电路上下沿跳变速率¡?尽尽量为继电器等提供某种形式的阻尼，ÈRC设设置电流阻尼¡?使使用满足系统要求的最低频率时钟¡?时时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地¡?用用地线将时钟区圈起来，时钟线尽量短¡?石石英晶体下面以及对噪声敏感的器件下面不要走线¡?时时钟、总线、片选信号要远ÀI/O线线和接插件¡?时时钟线垂直ÓI/O线线比平行ÓI/O线线干扰小¡? I/O驱驱动电路尽量靠½PCB板板边，让其尽快离¿PC。。对进ÈPCB的的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射¡? MCU无无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空¡?闲闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端¡?印印制板尽量使Ó45折折线而不Ó90折折线布线，以减小高频信号对外的发射与耦合¡?印印制板按频率和电流开关特性分区，噪声元件与非噪声元件呀距离再远一些¡?单单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗¡?模模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟¡?对¶A/D类类器件，数字部分与模拟部分不要交叉¡?元元件引脚尽量短，去藕电容引脚尽量短¡?关关键的线要尽量粗，并在两边加上保护地，高速线要短要直¡?对对噪声敏感的线不要与大电流，高速开关线并行¡?弱弱信号电路，低频电路周围不要形成电流环路¡?任任何信号都不要形成环路，如不可避免，让环路区尽量小¡?每每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容¡?用用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地¡?对对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰¡?信信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间¡环境效应原Ô要注意所应用的环境，例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等¡安全工作原Ô要保证安全工作，例如要保证两线最小间距要承受所加电压峰值，高压线应圆滑，不得有尖锐的倒角，否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便，例如印制板上有大面积地线和电源线区时（面积超¹500平平方毫米），应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计，例如元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊油，但是如用填充块当表贴焊盘或用线段当金手指插头，而又不做特别处理，（在阻焊层画出无阻焊油的区域），阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误£SMD器器件的引脚与大面积覆铜连接时，要进行热隔离处理，一般是做一¸Track到到铜箔，以防止受热不均造成的应力集Ö而导致虚焊£PCB上上如果有¦12或或方Ð12mm以以上的过孔时，必须做一个孔盖，以防止焊锡流出等。经济原则遵循该原则要求设计者要对加工，组装的工艺有足够的认识和了解，例È5mil的的线做腐蚀要±8mil难难，所以价格要高，过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法：均匀分布热负载、给零件装散热器，局部或全局强迫风冷。从有利于散热的角度出发，印制板最好是直立安装，板与板的距离一般不应小Ó2c，，而且器件在印制板上的排列方式应遵循一定的规则£同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集³电路、电解电容等）放在冷却气流的最上（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却Æ流最下。在水平方向上，大功率器件尽量靠近印刷板的边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印刷板上方布置£以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域（如设备的µ部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局¡设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动的路径，合理配置器件或印制电路板。采用合理的器件排列方式，可以有效地降低印制电路的温升。此外通过降额使用，做等温处理等方法也是热设计中经常使用的手段¡
上传时间： 2013-11-24
上传用户：气温达上千万的
