当拿到一张CASE单时，首先得确定的是能用什么母体才能实现此功能，然后才能展开对外围硬件电路的设计，因此首先得了解每个母体的基本功能及特点，下面大至的介绍一下本公司常用的IC：单芯片解决方案• SN8P1900 系列– 高精度 16-Bit 模数转换器– 可编程运算放大器 (PGIA)• 信号放大低漂移: 2V• 放大倍数可编程: 1/16/64/128 倍– 升压- 稳压调节器 (Charge-Pump Regulator)• 电源输入: 2.4V ~ 5V• 稳压输出: e.g. 3.8V at SN8P1909– 内置液晶驱动电路 (LCD Driver)– 单芯片解决方案 • 耳温枪 SN8P1909 LQFP 80 Pins• 5000 解析度量测器 SN8P1908 LQFP 64 Pins• 体重计 SN8P1907 SSOP 48 Pins单芯片解决方案• SN8P1820 系列– 精确的12-Bit 模数转换器– 可编程运算放大器 (PGIA)• Gain Stage One: Low Offset 5V, Gain: 16/32/64/128• Gain Stage One: Low Offset 2mV, Gain: 1.3 ~ 2.5– 升压- 稳压调节器• 电源输入: 2.4V ~ 5V• 稳压输出: e.g. 3.8V at SN8P1829– 内置可编程运算放大电路– 内置液晶驱动电路 – 单芯片解决方案 • 电子医疗器 SN8P1829 LQFP 80 Pins 高速/低功耗/高可靠性微控制器• 最新SN8P2000 系列– SN8P2500/2600/2700 系列– 高度抗交流杂讯能力• 标准瞬间电压脉冲群测试 (EFT): IEC 1000-4-4• 杂讯直接灌入芯片电源输入端• 只需添加1颗 2.2F/50V 旁路电容• 测试指标稳超 4000V (欧规)– 高可靠性复位电路保证系统正常运行• 支持外部复位和内部上电复位• 内置1.8V 低电压侦测可靠复位电路• 内置看门狗计时器保证程序跳飞可靠复位– 高抗静电/栓锁效应能力– 芯片工作温度有所提高: -200C ~ 700C 工规芯片温度： -400C ~ 850C 高速/低功耗/高可靠性微控制器• 最新 SN8P2000 系列– SN8P2500/2600/2700 系列– 1T 精简指令级结构• 1T: 一个外部振荡周期执行一条指令• 工作速度可达16 MIPS / 16 MHZ Crystal– 工作消耗电流 < 2mA at 1-MIPS/5V– 睡眠模式下消耗电流 < 1A / 5V额外功能• 高速脉宽调制输出 (PWM)– 8-Bit PWM up to 23 KHz at 12 MHZ System Clock– 6-Bit PWM up to 93 KHz at 12 MHZ System Clock– 4-Bit PWM up to 375 KHz at 12 MHZ System Clock• 内置高速16 MHZ RC振荡器 (SN8P2501A)• 电压变化唤醒功能• 可编程控制沿触发/中断功能– 上升沿 / 下降沿 / 双沿触发• 串行编程接口
上传时间： 2013-10-20
上传用户：jiahao131
3.1 总线与接口概述 3.1.1 总线和接口及其标准的概念 总线：是在模块和模块之间或设备与设备之间的一组进行互连和传输信息的信号线，信息包括指令、数据和地址。 总线标准 指芯片之间、扩展卡之间以及系统之间，通过总线进行连接和传输信息时，应该遵守的一些协议与规范。 接口标准 外设接口的规范，涉及接口信号线定义、信号传输速率、传输方向和拓扑结构，以及电气特性和机械特性等多个方面。 3.1.2 总线的分类 1) 按总线功能或信号类型划分为： 数据总线：双向三态逻辑，线宽表示了总线数据传输的能力。地址总线：单向三态逻辑，线宽决定了系统的寻址能力。控制总线：就某根来说是单向或双向。控制总线最能体现总线特点，决定总线功能的强弱和适应性。2) 按总线的层次结构分为： CPU总线：微机系统中速度最快的总线，主要在CPU内部，连接CPU内部部件，在CPU周围的小范围内也分布该总线，提供系统原始的控制和命令。局部总线：在系统总线和CPU总线之间的一级总线，提供CPU和主板器件之间以及CPU到高速外设之间的快速信息通道。系统总线：也称为I/O总线，是传统的通过总线扩展卡连接外部设备的总线。由于速度慢，其功能已经被局部总线替代。通信总线：也称为外部总线，是微机与微机，微机与外设之间进行通信的总线。3.1.3 总线的主要性能参数1．总线频率：MHZ表示的工作频率，是总线速率的一个重要参数。2．总线宽度：指数据总线的位数。3．总线的数据传输率 总线的数据传输率=(总线宽度/8位)×总线频率 例：PCI总线的总线频率为33.3MHZ，总线宽度为64位的情况下，总线数据传输率为266MB/s 。
上传时间： 2013-11-16
上传用户：shen954166632
atmega8原理与及应用手册,ATmega8 是ATMEL公司在2002年第一季度推出的一款新型AVR高档单片机。在AVR家族中，ATmega8是一种非常特殊的单片机，它的芯片内部集成了较大 容量的存储器和丰富强大的硬件接口电路，具备AVR高档单片机MEGE系列的全部性能和特点。但由于采用了小引脚封装（为DIP 28和TQFP/MLF32），所以其价格仅与低档单片机相当，再加上AVR单片机的系统内可编程特性，使得无需购买昂贵的仿真器和编程器也可进行单片机 嵌入式系统的设计和开发，同时也为单片机的初学者提供了非常方便和简捷的学习开发环境。 ATmega8的这些特点，使其成为一款具有极高性能价格比的单片机，深受广大单片机用户的喜爱，在产品应用市场上极具竞争力，被很多家用电器厂商和仪器仪表行业看中，从而使ATmega8迅速进入大批量的应用领域。 ATmega系列单片机属于AVR中的高档产品，它承袭了AT90所具有的特点，并在AT90（如 AT9058515、AT9058535）的基础上，增加了更多的接口功能，而且在省电性能。稳定性、抗干扰性以及灵活性方面考虑得更加周全和完善。 ATmega8 是一款采用低功耗CMOS工艺生产的基于AVR RISC结构的8位单片机。AVR单片机的核心是将32个工作寄存器和丰富的指令集联结在一起，所有的工作寄存器都与ALU（算术逻辑单元）直接相连，实 现了在一个时钟周期内执行的一条指令同时访问（读写）两个独立寄存器的操作。这种结构提高了代码效率，使得大部分指令的执行时间仅为一个时钟周期。因此， ATmega8可以达到接近1MIPS/MHZ的性能，运行速度比普通CISC单片机高出10倍。
上传时间： 2013-11-08
上传用户：朗朗乾坤
在软件无线电数字接收机中，从AD前端采集过来的数字信号频率高达72 MHZ，如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC，以降低数字信号频率，方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中，数字信号频率是非常高的，而后端数字信号处理器件几乎不能满足系统的实时性要求，此时通过合理的设计DDC就可以解决上述问题。
上传时间： 2014-12-28
上传用户：432234
建了一个基于Altera 的EP2S60硬件处理平台,利用Altera提供的FFT IP核,在100 MHZ系统时钟下,数据吞吐率可达100 Ms/s。
上传时间： 2013-10-15
上传用户：1184599859
随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHZ，EPRS产生速率10 Mbps．
上传时间： 2013-10-28
上传用户：crazyer
设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波频率合成器各技术指标之间的矛盾。实测结果表明，采用该方案的毫米波频率合成器在本振跳频带宽为160 MHZ时，线性调频频率分辨率可达0.931 Hz，最大频率转换时间小于2 ?滋s，最大杂散低于-60 dBc，相位噪声优于-90 dBc/Hz。
上传时间： 2014-01-05
上传用户：brain kung
基于现场可编程门阵列（FPGA），设计了采用RS485标准的数据通信协议。其中，高速信号接收，采用同步485通信协议，高速接口包括时钟和数据两个信号，时钟速率3.6864 MHZ，利用同步时钟上升沿检测数据。低速信号接收采用异步485通信协议，波特率115.2 kbps，每字节1个起始位，8个数据位，1个截止位。针对高速数据接收时的情况，加入1 MB 容量的静态存储器SRAM作为缓存，保证接收数据的可靠性。
上传时间： 2013-10-10
上传用户：笨小孩
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHZ的宽带频率合成器，实验结果表明该频率合成器扫描模式Δf=1 MHZ锁定时间不超过20 μs，跳频模式Δf=50 MHZ的定时间不超过30 μs，近端杂散抑制度优于-50 dBc。
上传时间： 2014-12-28
上传用户：assef
通过分析流水线结构和单周期结构的片上网络路由器，提出了一种低延时片上网络路由器的设计，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工艺进行流片验证。芯片测试结果表明，该路由器可以在300 MHZ时钟频率下工作，并且在相同负载下，与其他结构的路由器相比较，其能够在较低延时下完成数据包传送功能。
上传时间： 2014-12-28
上传用户：bakdesec
