利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
一个能够分析三种整数、标识符、主要运算符和主要关键字的词法分析程序。 ㈠、基本要求： 标识符 <字母>(<字母>|<数字字符>)* 十进制整数 0 | (1|2|3|4|5|6|7|8|9)(0|1|2|3|4|5|6|7|8|9)* 八进制整数 0(1|2|3|4|5|6|7)(0|1|2|3|4|5|6|7)* 十六进制整数 0x(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)* 运算符和分隔符 + - * / > < = ( ) ； 关键字 if then else while do ㈡、附加要求： 标识符 <字母>(<字母>|<数字字符>)*(ε|_|.)(<字母>|<数字字符>)* 十进制整数 (0|1|2|3|4|5|6|7|8|9)(0|1|2|3|4|5|6|7|8|9)*(ε|.)(0|1|2|3|4|5|6|7|8|9)(0|1|2|3|4|5|6|7|8|9)* 八进制整数 0(1|2|3|4|5|6|7)(0|1|2|3|4|5|6|7)* (ε|.)(0|1|2|3|4|5|6|7)(0|1|2|3|4|5|6|7)* 十六进制整数 0x(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)* (ε|.) (0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)(0|1|2|3|4|5|6|7|8|9|a|b|c|d|e|f)*
上传时间： 2016-03-03
上传用户：zhengjian
主要用结构体数组实现，用结构体表示每项记录，数据为：编号、车牌号、车主姓名、性别、违章情况、违章时间、地点。 设计各个函数，分别实现以下功能： （1）录入：完成违章信息的输入； （2）删除：完成违章信息的删除； （3）修改：允许对已经录入的数据重新进行编辑、修改； （4）显示：显示所有违章的信息； （5）查询： a. 按车牌号查找违章记录,如果记录超过5次打印警告信息； b. 按车主姓名查找违章记录；
上传时间： 2016-03-07
上传用户：chongcongying
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-08
上传用户：wff
功能:编写的计算皮亚诺相关系数 开发语言:ruby 调用:correlate(x,y) 其中,x,y为需要计算相关度的向量 调用示例: a = [3, 6, 9, 12, 15, 18, 21] b = [1.1, 2.1, 3.4, 4.8, 5.6] c = [1.9, 1.0, 3.9, 3.1, 6.9] c1 = correlate(a,a) # 1.0 c2 = correlate(a,a.reverse) # -1.0 c3 = correlate(b,c) # 0.8221970228 puts c1#,c2,c3
上传时间： 2013-12-18
上传用户：skfreeman
Dive.Into.Python-zh-cn-5.4-with-code.rar Phthon从新手到高手，不可不看的好书，带你一步一步进阶。 CHM格式。
标签： Python-zh-cn with-code Phthon Dive
上传时间： 2016-03-19
上传用户：sardinescn
C程序设计语言于1978年出了第一版，此后，计算机世界经历了一场革命，C语言也有了合理的变化。1988年美国国家标准学会就C语言的主义制订出了ANSI C标准。本书第二版就是按这个标准来描述C语言的。全书八章，分别分：1.指导性绪论；2.数据类型、运算符与表达式；3.控制流；4.函数与结构；5.指针与数组；6.结构；7.输入输出；8.UNIX系统界面。书后附录为：A.参考手册；B.标准库；C.语言
上传时间： 2014-01-10
上传用户：tuilp1a
图的深度遍历，输出结果为（红色为键盘输入的数据，权值都置为1）： 输入顶点数和弧数:8 9 输入8个顶点. 输入顶点0:a 输入顶点1:b 输入顶点2:c 输入顶点3:d 输入顶点4:e 输入顶点5:f 输入顶点6:g 输入顶点7:h 输入9条弧. 输入弧0:a b 1 输入弧1:b d 1 输入弧2:b e 1 输入弧3:d h 1 输入弧4:e h 1 输入弧5:a c 1 输入弧6:c f 1 输入弧7:c g 1 输入弧8:f g 1 深度优先遍历: a b d h e c f g 程序结束.
标签：
上传时间： 2016-04-04
上传用户：lht618
在了解实时嵌入式操作系统内存管理机制的特点以及实时处理对内存管理需求的基础上，练习并掌握有效处理内存碎片的内存管理机制，同时理解防止内存泄漏问题的良好设计方法。使用预先规划的思想，构建自己的私有内存管理机制，在系统内存池中申请内存，并将其纳入私有内存管理机制中，形成静态预分配内存池； 静态预分配内存池支持一种以上固定长度内存池，如16 字节内存池和256 字节内存池。固定长度内存池的单块长度应考虑体系结构开销，并尽量减少内部碎片；固定长度内存池数量应可配置； 静态预分配内存池与系统内存池的统一管理机制。向用户分配内存时应保证长度最佳匹配原则。当申请内存的长度超过静态预分配长度或资源不足时，自动向系统内存池申请； 管理机制包括： a) 初 始化函数； b) 内 存申请/释放函数。并特别要保证释放安全； c) 告 警机制； d) 管 理监视机制。 5. 利用可能的互斥机制或代码可重入设计，保证以上管理机制的操作安全性； 6. 创建多Task 环境测试及演示以上内容
上传时间： 2016-04-12
上传用户：lizhen9880
编程题（15_01.c） 结构 struct student { long num char name[20] int score struct student *next } 链表练习： (1).编写函数struct student * creat(int n),创建一个按学号升序排列的新链表,每个链表中的结点中 的学号、成绩由键盘输入，一共n个节点。 (2).编写函数void print(struct student *head),输出链表，格式每行一个结点，包括学号，姓名,分数。 (3).编写函数struct student * merge(struct student *a,struct student *b), 将已知的a,b两个链表 按学号升序合并，若学号相同则保留成绩高的结点。 (4).编写函数struct student * del(struct student *a,struct student *b),从a链表中删除b链表中有 相同学号的那些结点。 (5).编写main函数，调用函数creat建立2个链表a,b,用print输出俩个链表；调用函数merge升序合并2个 链表，并输出结果；调用函数del实现a-b,并输出结果。 a: 20304,xxxx,75, 20311,yyyy,89 20303,zzzz,62 20307,aaaa,87 20320,bbbb,79 b： 20302,dddd,65 20301,cccc,99 20311,yyyy,87 20323,kkkk,88 20307,aaaa,92 20322,pppp,83
上传时间： 2016-04-13
上传用户：zxc23456789
