项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。 按研究内容设计了软硬件。软件采用多周期同步法实现高精度，快速度的频率测量方案，并使用CPLD编程实现，这也是最难的地方。硬件采用现在流行的3.3V供电系统，选用EPM240T100C5N和较为实用的AVR单片机芯片Atmega64L，对应3.3V供电系统，串行接口使用MAX3232。 最后完成了PCB板的制作，经反复调试后得到了非常好的效果。采集的数据满足项目研究内容中的要求，当提高有源晶振的频率时，精度有大大提高了，此时已远远满足了项目中高精度，快速度测量的要求。另外，采用MFC编程编写了上位机的数据接收和数据处理专用软件，集数据采集，运算，作图，保存功能于一体。 此为上位机程序部分
上传时间： 2017-02-13
上传用户：大三三
mimo2x2天线选择系统的全系统matlab程序,先前的是dsp程序.
上传时间： 2013-12-31
上传用户：txfyddz
用VHDL写的一个8位全加器的实验程序,供新手参考
上传时间： 2017-03-03
上传用户：lx9076
ciphone 全触屏可使用的QQ游戏“斗地主”网络版。
上传时间： 2017-03-08
上传用户：changeboy
全功能V8版JLINK的固件代码，制作Jlink V8必备的东西，固件可自动升级
上传时间： 2017-03-09
上传用户：hoperingcong
智能 全数字锁相环的设计
上传时间： 2013-12-15
上传用户：498732662
8位全加器的VHDL描述，可用MAX+plusⅡ运行测试
上传时间： 2014-01-16
上传用户：erkuizhang
自动补全下拉列表中的值，在选择下列列表时不需要一个个找，只需要你输入其中的部分内容程序就会自动补全你要找的内容。
标签： 自动
上传时间： 2013-11-29
上传用户：yd19890720
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
上传时间： 2017-05-11
上传用户：Divine
一个全加器的systemc代码，包括模块的定义以及测试平台
上传时间： 2017-05-20
上传用户：
