ID 型号厂家用途构造沟道v111(V) ixing(A) pdpch(W) waixing 1 2SJ11 东芝DC, LF A, JChop P 20 -10m 100m 4-2 2 2SJ12 东芝DC, LF A,J Chop P 20 -10m 100m 4-2 3 2SJ13 东芝DC, LF A, JChop P 20 -100m 600m 4-35 4 2SJ15 富士通DC, LF A J P 18 -10m 200m 4-1 5 2SJ16 富士通DC, LF A J P 18 -10m 200m 4-1 6 2SJ17 C-MIC J P 20 0.5m 10m 4-47 7 2SJ18 LF PA J(V) P 170 -5 63 4-45 8 2SJ19 NEC LF D J(V) P 140 -100m 800m 4-41 9 2SJ20 NEC LF PA J(V) P 100 -10 100 4-42 10 2SJ22 C-MIC J P 80 0.5m 50m 4-48 11 2SJ39 三菱LF A J P 50 -10m .15/CH 4-81 12 2SJ40 三菱LF A,A-SW J P 50 -10m 300m 4-151 13 2SJ43 松下LF A J P 50 20m 250m 4-80A 14 2SJ44 NEC LF LN A J P 40 -10m 400m 4-53A 15 2SJ45 NEC LF A J P 40 -10m 400m 4-53A 16 2SJ47 日立LF PA MOS P -100 -7 100 4-28A 17 2SJ48 日立LF PA, HS MPOSSW P -120 -7 100 4-28A 18 2SJ49 日立LF PA,HS PMSOWS P -140 -7 100 4-28A 19 2SJ49(H) 日立HS PSW MOS P -140 -7 100 4-28A 20 2SJ50 日立LF/HF PA,HMSO SPSW P -160 -7 100 4-28A 21 2SJ50(H) 日立HS PSW MOS P -160 -7 100 4-28A 22 2SJ51 日立LF LN A J P 40 -10m 800m 4-97A 23 2SJ55 日立LF/HF PA,HMSO SPSW P -180 -8 125 4-28A
上传时间： 2013-10-10
上传用户：13162218709
常用D/A转换器和A/D转换器介绍 下面我们介绍一下其它常用D/A转换器和 A/D 转换器，便于同学们设计时使用。 1. DAC0808 图 1 所示为权电流型 D/A 转换器 DAC0808 的电路结构框图。用 DAC0808 这类器件构 成的 D/A转换器，需要外接运算放大器和产生基准电流用的电阻。DAC0808 构成的典型应用电路如图2 所示。
标签： 转换器
上传时间： 2014-12-23
上传用户：zhenyushaw
isoad系列产品实现传感器和主机之间的信号安全隔离和高精度数字采集与传输，广泛应用于rs-232/485总线工业自动化控制系统，4-20ma / 0-10v信号测量、监视和控制，小信号的测量以及工业现场信号隔离及长线传输等远程监控场合。通过软件的配置，可接入多种传感器类型，包括电流输出型、电压输出型、以及热电偶等等。 产品内部包括电源隔离，信号隔离、线性化，a/d转换和rs-485串行通信等模块。每个串口最多可接256只iso ad系列模块，通讯方式采用ascii 码字符通讯协议或modbus rtu通讯协议，其指令集兼容于adam模块，波特率可由用户设置，能与其他厂家的控制模块挂在同一rs-485总线上，便于主机编程。 isoad系列产品是基于单片机的智能监测和控制系统，所有用户设定的校准值，地址，波特率，数据格式，校验和状态等配置信息都储存在非易失性存储器eeprom里。 isoad系列产品按工业标准设计、制造，信号输入 / 输出之间隔离，可承受3000vdc隔离电压，抗干扰能力强，可靠性高。工作温度范围- 45℃～+80℃。
上传时间： 2013-11-23
上传用户：comer1123
越柬越多的应用 例如过程控制、称重等 都需要高分辨率、高集成度和低价格的ADC。 新型Σ ．△转换技术恰好可以满足这些要求 然而， 很多设计者对于这种转换技术并不 分了解， 因而更愿意选用传统的逐次比较ADC Σ．A转换器中的模拟部分非常简单(类似j 个Ibit ADC)， 而数字部分要复杂得多， 按照功能町划分为数字滤波和抽取单元 由于更接近r 个数字器件，Σ △ADC的制造成本非常低廉.
标签： ADC
上传时间： 2013-10-24
上传用户：han_zh
本次在线座谈主要介绍TI的高精度Delta-Sigma A/D转换器的原理及其应用，Delta-Sigma A/D转换器在称重仪器中，大量采用比例测量方法。
标签： Delta-Sigma 高精度 转换器
上传时间： 2013-10-17
上传用户：zhqzal1014
Differential Nonlinearity: Ideally, any two adjacent digitalcodes correspond to output analog voltages that are exactlyone LSB apart. Differential non-linearity is a measure of theworst case deviation from the ideal 1 LSB step. For example,a DAC with a 1.5 LSB output change for a 1 LSB digital codechange exhibits 1⁄2 LSB differential non-linearity. Differentialnon-linearity may be expressed in fractional bits or as a percentageof full scale. A differential non-linearity greater than1 LSB will lead to a non-monotonic transfer function in aDAC.Gain Error (Full Scale Error): The difference between theoutput voltage (or current) with full scale input code and theideal voltage (or current) that should exist with a full scale inputcode.Gain Temperature Coefficient (Full Scale TemperatureCoefficient): Change in gain error divided by change in temperature.Usually expressed in parts per million per degreeCelsius (ppm/°C).Integral Nonlinearity (Linearity Error): Worst case deviationfrom the line between the endpoints (zero and full scale).Can be expressed as a percentage of full scale or in fractionof an LSB.LSB (Lease-Significant Bit): In a binary coded system thisis the bit that carries the smallest value or weight. Its value isthe full scale voltage (or current) divided by 2n, where n is theresolution of the converter.Monotonicity: A monotonic function has a slope whose signdoes not change. A monotonic DAC has an output thatchanges in the same direction (or remains constant) for eachincrease in the input code. the converse is true for decreasing codes.
标签： Converters Defini DAC
上传时间： 2013-10-30
上传用户：stvnash
ANALOG INPUT BANDWIDTH is a measure of the frequencyat which the reconstructed output fundamental drops3 dB below its low frequency value for a full scale input. Thetest is performed with fIN equal to 100 kHz plus integer multiplesof fCLK. The input frequency at which the output is −3dB relative to the low frequency input signal is the full powerbandwidth.APERTURE JITTER is the variation in aperture delay fromsample to sample. Aperture jitter shows up as input noise.APERTURE DELAY See Sampling Delay.BOTTOM OFFSET is the difference between the input voltagethat just causes the output code to transition to the firstcode and the negative reference voltage. Bottom Offset isdefined as EOB = VZT–VRB, where VZT is the first code transitioninput voltage and VRB is the lower reference voltage.Note that this is different from the normal Zero Scale Error.CONVERSION LATENCY See PIPELINE DELAY.CONVERSION TIME is the time required for a completemeasurement by an analog-to-digital converter. Since theConversion Time does not include acquisition time, multiplexerset up time, or other elements of a complete conversioncycle, the conversion time may be less than theThroughput Time.DC COMMON-MODE ERROR is a specification which appliesto ADCs with differential inputs. It is the change in theoutput code that occurs when the analog voltages on the twoinputs are changed by an equal amount. It is usually expressed in LSBs.
上传时间： 2013-11-12
上传用户：pans0ul
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
cv181l-a-20
标签： Specification_V 181 1.0 L-A
上传时间： 2013-11-14
上传用户：daijun20803
AL-LJ(K)系列零序电流互感器 保定奥兰电气科技有限责任公司生产的AL-LJ(K)系列零序电流互感器经电力工业部电气设备质量检测中心检测，质量优于国标GB1208-1997《电流互感器》，具有精度高，线性度好，运行可靠，安装方便，外型美观等特点。 零序电流互感器（电缆型）的孔径范围为Ф40～Ф360，有各种容量、变比、准确限值系数，可与小电流接地选线装置、继电器、仪表等配套使用，实现对系统的检测和保护。装置具有灵敏度高，线性度好等优点。产品分整体式和组合式两类。互感器采用工程塑料外壳、树脂浇注全密封；外型美观、安装方便、节省安装空间、规格品种多，可适用各种保护装置和电力系统各种运行方式（中性点接地，中性点不接地，大电阻接地，小电阻接地和消弧线圈接地）的需要。 空格：用于小电流接地选线装置 A：与DD11/60型继电器配合使用 J：用于微机型继电保护 B：与DL11/0.2型继电器配合使用 保定市奥兰电气科技有限责任公司开发生产的零序电流互感器是一种套在电缆上的CT，它的一次绕组为穿过CT内孔的三相一次导体电缆，它的一次电流是一次三相电流的向量和（在正常、三相平衡时为0），当发生一次系统单相接地时三相平衡关系被打破，这时零序电流互感器的二次就有电流输出，供给保护装置，实现保护和监控。 零序电流互感器的一次绝缘就是电缆自身绝缘，所以这种零序电流互感器可以套在任一电压等级的电缆上。
标签： 零序电流互感器
上传时间： 2013-10-30
上传用户：fengzimili
