本论文介绍了毫米波通信系统中常用的上变频方案和调制方式，比较了它们的性能和特点，最终在发射系统中选择了DQPSK调制方式。提出了一种利用数字上变频技术进行基带信号的数字域上变频调制的方法。系统设计采用了现场可编程逻辑器件FPGA和通用正交上变频器AD9857相结合的方案。 本设计硬件平台以AD公司的AD9857为核心，在数字域完成了基带数字信号内插滤波、正交调制、D/A变换等功能；选用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基带数字信号的处理，并实现了对AD9857的控制。软件部分，应用Quartus Ⅱ和硬件描述语言VHDL在FPGA中完成了基带数字信号处理模块(串并转换模块、差分编码模块)和与AD9857的通信模块(串口通信模块、并口通信模块)的设计，并进行了仿真，仿真结果达到了设计要求。整个系统实现了在70MHz中频载波上的DQPSK调制。系统具有结构简单，控制灵活，频率分辨率高，频率变化速率高等优点。
上传时间： 2013-07-18
上传用户：qoovoop
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-04-24
上传用户：yx007699
直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。 本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。
上传时间： 2013-04-24
上传用户：gxf2016
本文内容来源于实际工程项目，属于FPGA技术在航空电子系统中的应用范畴。该项目的主要任务是通过设计—总线适配器将嵌入式航路控制器接入航电总线，使之成为航空电子系统的一部分。本文主要介绍航电总线适配器的设计，包括总线适配器接口协议分析、系统总体规划、主控制器的FPGA实现、硬件设计和软件设计等内容。 首先，本立在对项目背景、项目需求和总线适配器接口协议进行分析的基础上，规划了系统的总体结构。并且根据此系统结构制定了相应的转换协议，以规范数据传输。其次，根据系统设计要求选择主控制器和外围器件，并以此搭建硬件平台，完成系统硬件设计。本部分内容包括主控制器的FPGA实现分析以及系统硬件各功能模块如MIL-STD-1553B协议控制器模块、RS-422电平转换模块、FPGA配置模块和电源模块等的设计。最后介绍了系统的软件开发，此部分主要完成了软件的总体设计、功能模块的划分以及各功能模块的软件实现，包括BU-61580接口模块、异步串口模块和协议控制模块等的具体设计。
上传时间： 2013-05-22
上传用户：小强mmmm
GPS全球定位系统是美国国防部为军事目的而建立的卫星导航系统，其主要目的是解决海上、陆地和空中运载工具的导航定位问题。GPS作为新一代卫星导航系统，不仅具有全球、全天候、连续、高精度导航与定位能力，而且具有优良的抗干扰性和保密性。因此，发展全球定位系统是当今导航技术现代化的一个重要标志。在GPS接收机中，为了得到导航电文并对其进行解算，要完成复杂的信号处理过程。其中，怎样捕获到卫星信号，并对C/A码进行跟踪是研制GPS接收机的重要问题之一。本文在对GPS信号的结构进行深入的分析后，结合FPGA的特点，对算法进行设计及优化后，给出了相应的仿真。内容主要包括以下几个方面： 1.对GPS信号结构的产生原理进行了深入地分析，并对GPS信号的调制机理进行详细地阐述。 2.在GPS信号的捕获方面，采用了基于FFT频域的快速捕获的方法，即将接收到的GPS信号先利用快速傅立叶变换(FFT)变换到频域，在频域完成相应的运算后，再利用傅立叶反变换(IFFT)变换到时域。从而大大减少了计算量，加快了信号捕获的速度，提高了捕获性能。 3.在C/A码跟踪部分，本文采用了非相干延迟锁定环对C/A码进行跟踪。来自载波跟踪环路的本地载波将输入的信号变成基带信号，然后分别和本地码的三个不同相位序列进行相乘，将相乘结果进行累加，经过处理将得到码相位和当前的载波频率送到载波跟踪环路。 4.载波跟踪环，本文采用的是科斯塔斯环。载波跟踪环和码跟踪环在结构上相似，故本文只对关键的载波NCO进行了仿真。 本文的创新点主要是使用FPGA对整个GPS信号的捕获及C/A码的跟踪进行设计。此外，根据FPGA的特点，在不改变外部硬件设计的前提下，改变相应的IP核或相关的VHDL程序就可对系统进行各种优化设计，以适应不同类型的GPS接收机的不同功能。
上传时间： 2013-06-27
上传用户：哇哇哇哇哇
近年来，人们对无线数据和多媒体业务的需求迅猛增加，促进了宽带无线通信新技术的发展和应用。正交频分复用 (Orthogonal Frequency Division Multiolexing，OFDM)技术已经广泛应用于各种高速宽带无线通信系统中。然而 OFDM 系统相比单载波系统更容易受到频偏和时偏的影响，因此如何有效地消除频偏和时偏，实现系统的时频同步是 OFDM 系统中非常关键的技术。 本文讨论了非同步对 OFDM 系统的影响，分析了当前用于 OFDM 系统中基于数据符号的同步算法，并简单介绍非基于数据符号同步技术。基于数据符号的同步技术通过加入训练符号或导频等附加信息，并利用导频或训练符号的相关性实现时频同步。此算法由于加入了附加信息，降低了带宽利用率，但同步精度相对较高，同步捕获时间较短。 随着电子芯片技术的快速发展，电子设计自动化 (Electronic DesignAutomation，EDA) 技术和可编程逻辑芯片 (FPGA/CPLD) 的应用越来越受到大家的重视，为此文中对 EDA 技术和 Altera 公司制造的 FPGA 芯片的原理和结构特点进行了阐述，还介绍了在相关软件平台进行开发的系统流程。 论文在对基于数据符号三种算法进行较详细的分析和研究的基础上，尤其改进了基于导频符号的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平台上实现了 OFDM 同步的硬件设计，然后进行了软件仿真。其中对基于导频符号同步的改进算法硬件设计过程了进行了详细阐述。不仅如此，对于基于 PN 序列帧的同步算法和基于循环前缀 (Cycle Prefix，CP) 的极大似然 (Maximam Likelihood,ML)估计同步算法也有具体的仿真实现。 最后，文章还对它们进行了比较，基于导频符号同步设计的同步精度比较高，但是耗费芯片的资源多，另一个缺点是没有频偏估计，因此运用受到一定限制。基于 PN 序列帧的同步设计使用了最少的芯片资源，但要提取 PN 序列中的信号数据有一定困难。基于循环前缀的同步设计占用了芯片 I/O 脚稍显多。这几种同步算法各有优缺点，但可以根据不同的信道环境选用它们。
上传时间： 2013-04-24
上传用户：断点PPpp
随着微电子技术的发展，国内外红外成像技术也得到了广泛的应用和研究。各国军方针对现代战争和未来信息战的新形势，对热成像技术提出了更高的要求，希望今后能研制出性能更佳、体积更小、分辨率和灵敏度更高、作用距离更远、价格更低的红外成像系统。 CCD 成像系统的关键技术是 CCD 器件设计和图像处理。本课题通过对CCD 图像处理技术的研究，采用嵌入式 Nios Ⅱ+FPGA 的工作方式，充分发挥嵌入式 Nios Ⅱ处理器灵活性和 FPGA 处理速度快的优点，构建出结构灵活、处理速度高以及功能完善的图像处理系统。该系统能同时实时实现两点校正算法、加权滤波算法、对比度增强算法以及疵点补偿等多项功能。 本系统成功应用于国内某研究所研制的目前国内最大型面阵 (PtSi 512×512) CCD 焦平面探测器成像组件中，得到了良好的成像效果；同时，由该处理系统构成的 InGaAs 成像组件也处于国内领先水平。从长远来看，该项技术应用于中电 44 所多种成像组件项目的研究中，推动了 PtSi 256×256、PtSi 512×512 焦平面探测器成像组件以及 4096×96TDI CCD 成像组件的工程化应用进程。
上传时间： 2013-05-22
上传用户：元宵汉堡包
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-04-24
上传用户：gzming
数据采集系统是将传感器输出的模拟信号进行采集，转换成数字信号，然后送入计算机进行处理，并按需要的形式输出处理结果的系统。随着计算机技术和电子信息技术的高速发展，数据采集结合先进的电子技术，已经能利用软件来处理大量测量数据。近年来，对于数据采集系统的要求与日俱增，数据采集系统有着非常良好的应用前景。如今的数据采集技术已渗透到分析仪器、医疗器械、雷达、通讯、等技术领域。 本论文在研究了USB总线技术的基础上，详细介绍了一个基于USB和FPFA技术的数据采集系统，包括硬件设计、固件设计、设备驱动程序设计和主机应用程序设计。在硬件设计部分，本文先介绍了数据采集芯片、FPGA以及USB2.0接口芯片FX2 CY7C68013的性能和特点，然后给出了具体的硬件设计方案；在固件设计部分，本文先介绍了FX2的固件架构，随后详细地介绍了CY7C68013GPIF接口模式的固件设计；在驱动程序开发部分，先引入了WDM驱动程序开发模型，然后介绍了本数据采集系统的USB设备驱动程序的设计；最后结合驱动程序完成了基于虚拟仪器LabVIEW的主机应用程序。
上传时间： 2013-07-16
上传用户：zjt20011220
采用现场可编程门阵列(FPGA)可以快速实现数字电路，但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时的时间，以至于许多设计者甚至通过在给定FPGA上采用更多的资源，或者以牺牲电路速度为代价来提高编制速度。电路编制过程中大部分时间花费在布线阶段，因此有效的布线算法能极大地减少布线时间。 许多布线算法已经被开发并获得应用，其中布尔可满足性(SAT)布线算法及几何查找布线算法是当前最为流行的两种。然而它们各有缺点：基于SAT的布线算法在可扩展性上有很大缺陷；几何查找布线算法虽然具有广泛的拆线重布线能力，但当实际问题具有严格的布线约束条件时，它在布线方案的收敛方面存在很大困难。基于此，本文致力于探索一种能有效解决以上问题的新型算法，具体研究工作和结果可归纳如下。 1、在全面调查FPGA结构的最新研究动态的基础上，确定了一种FPGA布线结构模型，即一个基于SRAM的对称阵列(岛状)FPGA结构作为研究对象，该模型仅需3个适合的参数即能表示布线结构。为使所有布线算法可在相同平台上运行，选择了美国北卡罗来纳州微电子中心的20个大规模电路作为基准，并在布线前采用VPR399对每个电路都生成30个布局，从而使所有的布线算法都能够直接在这些预制电路上运行。 2、详细研究了四种几何查找布线算法，即一种基本迷宫布线算法Lee，一种基于协商的性能驱动的布线算法PathFinder，一种快速的时延驱动的布线算法VPR430和一种协商A
上传时间： 2013-05-18
上传用户：ukuk
