近年来，嵌入式Internet远程测控系统已成为计算机控制领域一个重要组成部分，它将计算机网络、通信与自动控制技术相结合并成为新兴的研究热点。通过嵌入式Internet控制系统，用户只要在有网络接入的地方，就可以对与网络连接的任何现场设备进行远程测控。嵌入式系统可以根据应用进行软硬件的定制，特别适用于对成本、体积、功耗有严格要求的各种远程测控设备。该项技术的研究具有广阔的应用前景。 嵌入式Web远程监控不同于以往的C/S和B/S网络监控技术，它通常采用嵌入式系统作为Web服务器，使得系统的成本大大降低，且设备体积小巧，便于安装、易于维护，安全可靠，此技术自问世以来得到了业界的广泛关注，各式各样的解决方案和实现方式层出不穷。 本文提出了一种基于ARM的嵌入式网络控制系统。该系统以嵌入式Boa服务器作为远程信号的传输平台。首先对网络的系统结构和工作原理作了详细介绍，然后对嵌入式网络控制系统的实现作了深入的探讨和研究。 整个嵌入式网络控制系统主要划分为三个部分：嵌入式网络控制系统硬件设计；嵌入式网络控制器的软件设计；嵌入式网络控制系统Web服务器实现。系统选用主流的ARM微处理器LPC2210作为系统主控制器，并根据需要给出了具体的硬件电路设计，包括：存储器接口电路、网络接口电路、串行通信接口电路以及信号调理电路设计。鉴于μ Clinux对ARM技术的有力支持，且μ Clinux具有内核可裁减、网络功能强大、低成本、代码开放等特点，通过对μ Clinux的裁减、配置和编译，成功地将μ Clinux移植到LPC2210中。然后完成设备驱动开发、嵌入式网络控制系统Boa服务器的构建及系统应用开发。 该嵌入式网络控制系统融合监控网与信息网，实现了远程分布式测控和通讯。系统稳定性高、实时性好、性价比高，具有广泛的应用价值，适用于工业、交通、电力、能源等众多控制领域。
上传时间： 2013-06-13
上传用户：牛津鞋
集中抄表系统是一个集现代化管理、计算机应用、现代通讯技术、自动控制、信息等多学科技术于一体，实现电力营销监控、电力营销管理、营业抄收、数据采集和网络连接等多种功能的一个完整的系统。 本文设计了基于GPRS与ARM技术的集抄系统，充分利用GPRS通信实时在线、按流量计费、高速传输的优点。本系统采用的是华为的GTM900-B模块，适用于小数据量传送的场合，用户无需实现PPP协议也可实现数据传输功能。基于GPRS与ARM的集中抄表系统包含三个主要的组成部分：基于.NET平台的系统管理中心（主站），基于GPRS的通信网络和基于ARM平台的终端系统。系统管理中心负责系统数据的采集、存储和分析等功能；终端系统实现远程用电设备的信息采集和控制；通信网络则在管理中心和终端系统间建立数据传输链路。基于GPRS与ARM的集中抄表系统丰富了以往系统原有的应用功能，提升了集中抄表系统的综合性能。 经过测试，本系统能够顺利的进行拨号，与主站进行正常的数据发送和接收，能正常的对电表数据进行采集和上位机管理命令下发，达到了预期的效果和设计要求。本系统已经在湖北石首，黄冈，黄石，十堰和湖南部分县、市有一定规模的应用。在石首地区复杂的供电环境下，20个台区所有电表的数据都能按时正确的收集到主站，终端也能正常响应主站下发的命令，实现设计的功能，证明了本系统运行稳定可靠，有利于配电网络运行的安全性和经济性管理，对加强用电管理和提高电网供电质量起到了积极的作用。
上传时间： 2013-06-29
上传用户：jing911003
传统的家电采用各自独立的工作模式，不同家电之间无法通信，这样就不能有效地安排各种家电协同工作，容易造成浪费。同时它们无法自动获取外界的信息，人们无法对其进行远程操作，难以满足现代生活的需求。所以开发智能化的家电及其控制系统己成为当前的研究热点。 传统的电话只能进行语音通信，它存在利用率低、功能有限和安全性不好等缺点。近年来，以ARM为代表的高性能专用微处理器的出现，以及Linux、Windows CE等操作系统的完善，使嵌入式技术迅速发展，这为智能IP电话的研发提供了软硬件基础。 现阶段家庭网关接入互联网的方式主要为有线接入，因为这种方式网络性能比无线隐定，延时性相对要小，用它来远程控制智能家电比无线网要安全可靠。要实现智能家电的网络化，如果采用PC机进行直接进行控制，或者让每台家电接入网络，这样成本很高，不利于一般家庭的普及。 为此，笔者采用基于.ARM9芯片、Windows CE 4.2嵌入式操作系统的IP电话作为家电的控制中心，智能家电采用ARM9芯片和linux2.4操作系统。各个智能家电与IP电话采用串口进行通信，IP电话采用网口与因特网通信。这样可以大量的降低成本，而且通信方式比PLC和蓝牙通讯技术更安全可靠。 本文以IP电话与智能家电互联为切入点，结合ARM、嵌入式Linux和网络技术，设计出一种较为完善的IP电话与智能家电的控制系统。采用这种方式，使智能家电集电脑、电信和消费类电子产品的特征于一体，让家电具有信息的获取、加工、传递等功能，提供全方位的信息交换，帮助家电与外部保持信息交流畅通，这样可以优化人们的生活方式，节约能源费用资金。 笔者完成了系统硬件和软件设计，并进行了调试，验证了所设计系统的有效性和实用性。并力争将其拓展成为完善的智能家电控制系统。
上传时间： 2013-04-24
上传用户：F0717007
本文首先介绍了主流8位MCU(微控制器)的通用架构，通过比较分析主流国际MCU半导体供应商的MCU产品，结合作者在德国英飞凌公司的项目实践，分析了英飞凌XC866系列8位MCU的架构特点和功能特性。在此基础上，介绍了该MCU芯片的系统集成方法，以及组成模块的架构和功能。 LlN协议是当前广泛应用的车载局部互连协议，作为英飞凌XC866MCU上很关键的一个外围IP，本论文在介绍了MCU架构基础上，设计实现了LlN控制器。LIN协议是UART在数据链路层上的扩展，其关键是LlN协议数据链路层的检测实现。本文给出了一种可靠，高效的协议检测机制，从而使软件和硬件更好配合工作完成协议检测。在完成LlN控制器设计后，本文结合了XC866ADC的架构，介绍了ADC模拟和系统的数字接口概念和实现要点，介绍了如何考虑分析选择合理的数字接口方案。论文最后以XC866的系统架构为基础，提出了一种高效的基于FPGA的IP原型验证平台方案，并以LlN控制器作为验证这一平台的IP，在FPGA上成功的实现了验证方案。论文同时介绍了从SOC设计向FPGA原型验证转换时的处理方法及工程经验，介绍了MCU及验证平台的测试平台思想，以及基于FPGA原型和逻辑分析仪实时测试的MCU固件代码覆盖率测试方法。 目前8位MCU在中低端的应用越来越广泛，特别是目前发展迅速的汽车电子和消费电子领域。因此对MCU架构的不断研究和提高，对更多面向应用领域的IP的研究和设计，以及如何更快速的实现芯片验证将极大的推动MCU在各个领域的应用和推广，将产生极大的经济和应用价值。
上传时间： 2013-07-14
上传用户：李梦晗
8255内部包括三个并行数据输入/输出端口，两个工作方式控制电路，一个读/写控制逻辑电路和8位总线缓冲器。各部分功能概括如下： （1）端口A、B、CA口：是一个8位数据输
上传时间： 2013-05-21
上传用户：隐界最新
射频识别技术(RFID)是一种通过电磁耦合方式工作的无线识别系统，具有保密性强、无接触式信息传递等特点，目前广泛应用于物流、公共交通、门禁控制等与人们生活密切相关的方方面面。 本论文的目的是开发出一款读卡终端设备，支持IS014443标准中规定的TypeA、Type B两种类型的卡，具有高级扩展功能，也可以在硬件基础上进行增减，以适应不同场合的需要。 读卡器设计中采用嵌入式芯片为处理核心，读卡功能采用射频读卡芯片实现。读卡器终端具有网络接口、USB接口和触摸屏接口。软件上采用移植嵌入式系统并添加任务的模式实现读卡器的各功能。通过对软硬件的调试实现了RYID读卡器原理样机的硬件与软件平台构律。
上传时间： 2013-06-12
上传用户：450976175
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.
上传时间： 2013-06-08
上传用户：asddsd
结合视频压缩的理论以及IP核设计中对于仿真验证的要求,本文设计了视频压缩IP核FPGA仿真验证平台.其硬件子平台以Xilinx公司XC2V3000为核心,针对视频压缩IP核应用仿真要求设计外围电路,构建一个视频压缩IP核的硬件仿真原型,采用运行于上位机上的控制和驱动软件作为软件解码子平台.同时还设计了完全独立于硬件之外的ModelSim软件仿真验证平台.以FPGA仿真验证平台为载体,本文设计了基于H.263协议的视频压缩IP核.经过ModelSim下的软件平台仿真调试与硬件平台调试相结合的手段,作者完成了视频压缩IP核的仿真验证.
上传时间： 2013-05-31
上传用户：ikemada
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
