高性能的数据压缩可以有效的减少数据对存储空间和通信带宽的要求，降低通信成本。为解决图像数据的高压缩性能问题，本文提出了基于JPEG2000标准的数据压缩系统的FPGA实现方案。相对于软件算法实现和其他硬件方法，采用FPGA硬件实现可降低系统复杂度提高性能。最终设计的IP核具有资源占用少，性能良好和便于扩展等优点，能够满足通信传输和照相设备等应用需求。
上传时间： 2013-12-17
上传用户：cjl42111
通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证．
上传时间： 2014-06-23
上传用户：hasan2015
ISE_IP核创建教程及DDR3_ip核使用注意事项
上传时间： 2013-11-11
上传用户：lmeeworm
1．设计（论文）的主要任务及目标 （1） 研究SOPC理论如何应用于以太网终端设计； （2） 研究如何使用EDK软件和IP核搭建整个设计硬件结构； （3） 在开发板上实现以太网终端设计，验证整个结论。 2．设计（论文）的基本要求和内容 （1） 符合以太网设计的基本概念和原理； （2） 能准确运用EDK软件在嵌入式系统设计中的优势； （3） 选取合适的对象，并构造合理的以太网模型。 图 Xilinx的SOPC设计流程
上传时间： 2013-11-04
上传用户：1184599859
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上达到均衡； （2）包括低功耗6G和10G串行收发器； （3）总功耗比6G Arria II FPGA低40%； （4）丰富的硬核IP模块，提高了集成度 （5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。
上传时间： 2013-10-26
上传用户：wsq921779565
介绍了多入多出-正交频分复用（MIMO-OFDM）系统，并分析了其发射机的实现原理。充分利用Altera公司Stratix系列现场可编程门阵列（FPGA）芯片和IP（知识产权）核，提出了一种切实可行的MIMO-OFDM基带系统发射机的FPGA实现方法。重点论述了适合于FPGA实现的对角空时分层编码（D-BLAST）的方法和实现原理以及各个主要模块的工作原理。并给出了其在ModelSim环境下的仿真结果。结果表明，本设计具有设计简单、快速、高效和实时性好等特点。
上传时间： 2013-10-13
上传用户：Aeray
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.
上传时间： 2013-11-15
上传用户：lyy1234
建了一个基于Altera 的EP2S60硬件处理平台,利用Altera提供的FFT IP核,在100 MHz系统时钟下,数据吞吐率可达100 Ms/s。
上传时间： 2013-10-15
上传用户：1184599859
FPGA 设计不再像过去一样只是作为“胶连逻辑 (Gluelogic)”了，由于其复杂度逐年增加，通常还会集成极富挑战性的 IP 核，如 PCI Express® 核等。新型设计中的复杂模块即便不作任何改变也会在满足 QoR(qualityof-result) 要求方面遇到一些困难。保留这些模块的时序非常耗时，既让人感到头疼，往往还徒劳无功。设计保存流程可以帮助客户解决这一难题，既可以让他们满足设计中关键模块的时序要求，又能在今后重用实现的结果，从而显著减少时序收敛过程中的运行次数。
上传时间： 2013-11-04
上传用户：hui626493
针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上传时间： 2013-11-06
上传用户：liu123
