QuartusII中利用免费IP核的设计 作者：雷达室 以设计双端口RAM为例说明。 Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
上传时间： 2014-12-28
上传用户：fghygef
《Altera FPGA工程师成长手册》以altera公司的fpga为例，由浅入深，全面、系统地详细讲述了基于可编程逻辑技术的设计方法。《Altera FPGA工程师成长手册》讲解时穿插了大量典型实例，便于读者理解和演练。另外，为了帮助读者更好地学习，《Altera FPGA工程师成长手册》提供了配套语音教学视频，这些视频和《Altera FPGA工程师成长手册》源代码一起收录于《Altera FPGA工程师成长手册》配书光盘中。 《Altera FPGA工程师成长手册》涉及面广，从基本的软件使用到一般电路设计，再到nios ⅱ软核处理器的设计，几乎涉及fpga开发设计的所有知识。具体内容包括：eda开发概述、altera quartus ii开发流程、altera quartus ii开发向导、vhdl语言、基本逻辑电路设计、宏模块、lpm函数应用、基于fpga的dsp开发设计、sopc系统构架、soc系统硬件开发、sopc系统软件开发、nios ii常用外设、logiclock优化技术等。
上传时间： 2013-10-29
上传用户：思索的小白
利用NiosII多核处理器，提出了基于Internet的实时路况查询系统和智能车载终端。通过配置双NiosII软核，改善了MCU处理速度不高、外设资源有限、接口配置繁琐、硬件设计和软件设计编程复杂等问题，将大量控制以及对多种外设访问的工作进行了合理分配。既具有普通导航设备的方便实用性，又能通过无线通讯及Internet与后台服务器连接，获取道路拥堵情况、停车场车位情况等动态实时信息，同时可作为智能交通的车载前端。
上传时间： 2014-12-30
上传用户：superman111
核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256个LEs，36个M4K RAM blocks (4Kbits plus 512 parity bits)，同时具有165,888bit癿RAM，支持18个Embedded multipliers和2个PLL，资源配备十分丰富。实验证明，返款芯片在嵌入NIOS II软核将黑釐开収板癿所有外讴全部跑起来，仅占全部资源癿70-80% ; 核心板同时配备了64Mbit癿SDRAM，对亍运行NIOS软核提供了有力癿保障，返款芯片为时钟频率有143MHz，实验证明，NIOS II软核主频可以平稳运行120MHz，速度迓是相当忚癿; 16Mbit癿配置芯片也为返款核心板增色丌少，丌仅可以存储配置信息，同时迓可以实现NIOS II软件程序存储，你编写癿程序再大也没有后顼乀忧了。 20M癿有源晶振也是必丌可少癿，他是整个系统癿时钟源泉;4个LED对亍调试来说更是提供了径多方便;复位按键，重新配置按键，配置指示灯一个也丌能少;同时支持AS模式和JTAG模式; 除此以外，核心板一个更大的特点是它可以独立亍底板单独运行，为此配备了5V癿电源接口，高质量癿红色开关，为了安全迓加入了自恢复保险丝。当然扩展口是丌能少癿，除了SDRAM占用癿38个IO口外，其他100个IO全部扩展出来，为大家可以迕行自我扩展实验做好了充分癿准备。 四、 下扩展板配置 为了让FPGA収挥它癿强大功能，黑釐开収板为其讴计一款资源丰富癿下扩展板(乀所以叨下扩展板，是因为我们后续迓会有上扩展板)。下面我们就来简单介终一下下扩展板癿资源配置。 支持网络功能，配置ENC28J60网口芯片。ENC28J60是Microchip Technology(美国微芯科技公司)推出癿28引脚独立以太网控刢器。目前市场上大部分以太网控刢器癿封装均赸过80引脚，而符吅IEEE 802.3协议癿ENC28J60叧有28引脚，既能提供相应癿功能，又可以大大简化相关讴计，减小空间; 支持USB功能，配置CH376芯片。CH376 支持USB 讴备方式和USB 主机方式，幵丏内置了USB 途讯协议癿基本固件，内置了处理Mass-Storage海量存储讴备癿与用途讯协议癿固件，内置了SD 卡癿途讯接口固件，内置了FAT16和FAT32 以及FAT12 文件系统癿管理固件，支持常用癿USB 存储讴备(包括U 盘/USB 硬盘/USB 闪存盘/USB 读卡器)和SD 卡(包括标准容量SD 卡和高容量HC-SD 卡以及协议兼容癿MMC 卡和TF 卡); 支持板载128*64的点阵LCD。ST7565P控刢芯片，内置DC/DC电路，途过软件调节对比度。该芯片支持，幵口和串口丟种方式;
上传时间： 2013-11-23
上传用户：ouyangtongze
如何利用SOPC制作点阵显示
上传时间： 2015-01-01
上传用户：王小奇
QuartusII中利用免费IP核的设计 作者：雷达室 以设计双端口RAM为例说明。 Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
上传时间： 2013-10-18
上传用户：909000580
《Altera FPGA工程师成长手册》以altera公司的fpga为例，由浅入深，全面、系统地详细讲述了基于可编程逻辑技术的设计方法。《Altera FPGA工程师成长手册》讲解时穿插了大量典型实例，便于读者理解和演练。另外，为了帮助读者更好地学习，《Altera FPGA工程师成长手册》提供了配套语音教学视频，这些视频和《Altera FPGA工程师成长手册》源代码一起收录于《Altera FPGA工程师成长手册》配书光盘中。 《Altera FPGA工程师成长手册》涉及面广，从基本的软件使用到一般电路设计，再到nios ⅱ软核处理器的设计，几乎涉及fpga开发设计的所有知识。具体内容包括：eda开发概述、altera quartus ii开发流程、altera quartus ii开发向导、vhdl语言、基本逻辑电路设计、宏模块、lpm函数应用、基于fpga的dsp开发设计、sopc系统构架、soc系统硬件开发、sopc系统软件开发、nios ii常用外设、logiclock优化技术等。
上传时间： 2015-01-01
上传用户：123啊
基于SOPC技术设计了一个综合应用系统：实现了键值数据采集、显示，并将采集到的数据通过串口送给上位机；也可以接收上位机送来的数据，控制点亮相应的二极管且将接收到的数据显示在数码管上。系统硬件由FPGA及外围电路组成，采用了性能优良的Nios II软核处理器；软件在Altera公司的软件集成开发工具Nios II IDE下应用C语言编程。该系统工作可靠，在实际的应用设计中有一定的参考价值。
上传时间： 2013-12-17
上传用户：wangcehnglin
对ARM核的VHDL描述，相当于一个ARM的软核
上传时间： 2014-01-27
上传用户：bakdesec
随着微电子技术的迅猛发展，集成电路组成的电子系统集成度越来越高，使得芯片 的复杂性不断上升，单片的成本却不断降低。FPGA产品的逻辑单元越来越多，性能越 来越高，单位成本和功耗向越来越低的方向发展，使得可编程片上系统SOPC(System On Programmable Chip)设计成为必然趋势。SD存储卡因具备体积小、储容量高、可擦写、 价格低以及非易失性等特点被广泛应用于手机、数码相机、MP3播放器等领域。 美国Altera公司开发的基于SOPC技术的Nios U嵌入式处理器，是一个可变结构、 通用型的32位RISC嵌入式处理器，设计者可以非常方便地使用SOPC Builder系统开 发工具设计构造以处理器为基础的系统，针对自己的要求配置Nios II软核、Avalon总 线及外围接口系统，体现了面向用户，面向应用的SOPC技术设计思想。应用与Nios II 相关的集成开发平台和辅助开发工具，加快了NiosⅡ系统的设计与验证环节的开发速 度，对于嵌入式系统的产品开发和应用，具有广泛的价值和积极的意义。 本文介绍了基于Nios II嵌入式处理器的SOPC系统的软、硬件设计方法，结合实 验平台资源特点，构建了基于Nios II软核处理器的SD
上传时间： 2015-05-25
上传用户：wjc511
