源码文件
module counter4(clk,reset,q); input clk,reset; output q; reg[3:0]q; always @(posedge clk) begin if(!reset) q
ICCAVR-V 源代码
iCCavr-V是一款专为AVR微控制器设计的强大编程工具，支持广泛的芯片型号，适用于工业控制、智能家居及嵌入式系统开发等多个领域。其友好的用户界面与丰富的功能选项，极大地简化了开发流程，是电子工程师不可或缺的利器。虫虫下载站提供1063个iCCavr-V相关资源，涵盖从入门教程…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 18 / 50 页
源码文件
module adder4(a,b,cin,sum,cout); output [3:0] sum; output cout; input [3:0] a,b; input cin; assign {cout,sum}=a+b+cin; e…
源码文件
module div16(clk,rst,clk_16); input clk,rst; output clk_16; reg[3:0] count; always @(posedge clk or negedge rst) begin …
源码文件
module Booth16(CLK, RESET, A, B, P); parameter WIDTH = 16; input CLK, RESET; input [WIDTH-1:0]A, B; output [WIDTH+WIDTH-1:0]…
源码文件
module SEG7_LUT_8 ( oSEG0,oSEG1,oSEG2,oSEG3,oSEG4,oSEG5,oSEG6,oSEG7,iDIG ); input [31:0] iDIG; output [6:0] oSEG0,oSEG1,oSEG2,oS…
源码文件
// megafunction wizard: %ALTCLKLOCK% // GENERATION: STANDARD // VERSION: WM1.0 // MODULE: altpll // =======================…
源码文件
/*****************************************/ /** 8bit RISC MCU desing **/ /** sel_tmp2 module **…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: NUDT //…
源码文件
// -*- Mode: Verilog -*- // Filename : code_gen.v // Description : Generates early promp…
源码文件
//------------------------------------------------------------------------------ // This confidential and proprietary software ma…